| 主权项 |
1.一种形成晶粒组件的方法,包含: 将一电容器整合在介于复数个堆叠晶粒中的上层 与下层晶粒之间的一间隔器上;以及 接附复数个导体,用以将该电容器电性地连接至该 些上层与下层晶粒的至少之一, 其中该接附步骤包含: 接附复数个凸块,用以将该电容器电性地连接至该 些上层与下层晶粒的至少之一。 2.如申请专利范围第1项所述之方法,更包含充填黏 剂在介于该间隔器与该上层晶粒之间,以及介于该 间隔器与该下层晶粒之间。 3.如申请专利范围第1项所述之方法,其中该整合步 骤包含: 整合该电容器,且该电容器系为具有一介电材料的 一薄膜电容器。 4.如申请专利范围第1项所述之方法,其中该整合步 骤包含: 整合该电容器,且该电容器具有本质上小于该间隔 器厚度的一厚度。 5.如申请专利范围第4项所述之方法,其中该整合步 骤包含: 整合该电容器,且该电容器具有介于50埃至200埃之 间的该厚度。 6.如申请专利范围第1项所述之方法,其中该整合步 骤包含: 整合该电容器,且该电容器具有一至少为100 nF的电 容。 7.如申请专利范围第1项所述之方法,更包含充填黏 剂在该下层晶粒至一封装基底之间。 8.一种间隔器组件,包含: 一电容器,系被整合在介于复数个堆叠晶粒中的上 层与下层晶粒之间的一间隔器上;以及 复数个导体,系被黏附至该电容器用以将该电容器 电性地连接至该些上层与下层晶粒的至少之一, 其中该复数个导体包含: 复数个凸块,系被黏附至该电容器用以将该电容器 电性地连接至该些上层与下层晶粒的至少之一。 9.如申请专利范围第8项所述之间隔器组件,更包含 复数个黏着层,系被充填于介于该间隔器与该上层 晶粒之间,以及介于该间隔器与该下层晶粒之间。 10.如申请专利范围第8项所述之间隔器组件,其中 该电容器系为具有一介电材料的一薄膜电容器。 11.如申请专利范围第8项所述之间隔器组件,其中 该电容器具有本质上小于该间隔器厚度的一厚度 。 12.如申请专利范围第11项所述之间隔器组件,其中 该电容器具有介于50埃至200埃之间的该厚度。 13.如申请专利范围第8项所述之间隔器组件,其中 该电容器具有一至少为100 nF的电容。 14.如申请专利范围第8项所述之间隔器组件,其中 该下层晶粒藉由介于该下层晶粒与该封装基底之 间的一黏剂,而被黏附至一封装基底。 15.一种晶粒组件,包含: 一封装基底; 复数个堆叠晶粒,系位于该封装基底上且至少具有 一上层晶粒以及一下层晶粒;以及 至少一间隔器组件,系介于该些上层与下层晶粒之 间,该间隔器组件包含: 一电容器,系被整合在介于该些上层与下层晶粒之 间的一间隔器上;以及 复数个导体,系被黏附至该电容器用以将该电容器 电性地连接至该些上层与下层晶粒的至少之一, 其中该复数个导体包含: 复数个凸块,系被黏附至该电容器用以将该电容器 电性地连接至该些上层与下层晶粒的至少之一。 16.如申请专利范围第15项所述之晶粒组件,其中该 间隔器组件更包含复数个黏着层,系被充填于介于 该间隔器与该上层晶粒之间,以及介于该间隔器与 该下层晶粒之间。 17.如申请专利范围第15项所述之晶粒组件,其中该 电容器系为具有一介电材料的一薄膜电容器。 18.如申请专利范围第15项所述之晶粒组件,其中该 电容器具有本质上小于该间隔器厚度的一厚度。 19.如申请专利范围第18项所述之晶粒组件,其中该 电容器具有介于50埃至200埃之间的该厚度。 20.如申请专利范围第15项所述之晶粒组件,其中该 电容器具有一至少为100 nF的电容。 21.如申请专利范围第15项所述之晶粒组件,该下层 晶粒藉由介于该下层晶粒与该封装基底之间的一 黏剂,而被黏附至一封装基底。 图式简单说明: 第1图系说明本发明一实施例可以实行的一晶粒组 件; 第2图系说明根据本发明一实施例的一间隔器组件 ; 第3图系说明根据本发明一实施例的一薄膜电容器 之布局; 第4图系说明根据本发明一实施例的一薄膜电感器 之布局; 第5图系为一流程图,用以说明根据本发明一实施 例将薄膜被动元件整合至晶粒组件的制程;以及 第6图系说明根据本发明一实施例的一薄膜电阻器 之布局。 |
