| 主权项 |
1.一种记忆体系统,其系于能够在复数种电压位准 之一下运作之一计算环境中,该电压位准系因应变 动之计算工作负载而作动态调整,该记忆体系统包 含: 一记忆体,能够在复数种电压下运作;以及 一时序调整电路,其系用以回应该记忆体之运作电 压之变化而动态地调整该记忆体之时序。 2.一种动态可调式记忆体,包含: 一记忆体核心,其包含复数个记忆体单元,该等记 忆体单元中的每一个能够储存一位元之数位资讯, 该记忆体核心能够在复数种电压位准下储存该数 位资讯; 一记忆体感测电路,其系连接至该记忆体核心,以 感测一所选择记忆体单元之内容,该记忆体感测电 路能够在复数种电压位准下运作;以及 一时序(timing)调整电路,其系连接至该记忆体核心 与该记忆体感测电路,以因应该记忆体之运作电压 之变化而调整该记忆体感测电路之时序。 3.一种使一半导体记忆体能够在复数种电压位准 下运作之方法,该方法包含下列步骤: 设定该半导体记忆体之运作电压;以及 调整连接至该半导体记忆体之一记忆体感测电路 之感测时序,以使该记忆体感测电路在设定运作电 压下感测该半导体记忆体之内容。 4.如申请专利范围第3项之使一半导体记忆体能够 在复数种电压位准下运作之方法,其中: 该设定该半导体记忆体之运作电压之步骤系于该 半导体记忆体之运作期间动态地发生。 5.如申请专利范围第3项之使一半导体记忆体能够 在复数种电压位准下运作之方法,其中: 该调整感测时序之步骤更包含:在已降低该半导体 记忆体之运作电压时,增加感测该半导体记忆体中 之一储存位元之内容所容许之时间间隔。 6.如申请专利范围第5项之使一半导体记忆体能够 在复数种电压位准下运作之方法,其中: 该增加时间间隔之步骤更包含:当降低该半导体记 忆体之运作电压时,将附加延迟元件连接至该记忆 体感测电路。 7.如申请专利范围第2项之动态可调式记忆体,其中 : 该时序调整电路系将延迟元件连接至该记忆体感 测电路,且于一读取作业期间,增加该记忆体感测 电路必须侦测该记忆体核心之内容之时间量。 8.如申请专利范围第7项之动态可调式记忆体,其中 : 该时序调整电路针对该可动态调整之记忆体所连 接之一计算系统中变化之运作电压位准作出回应 。 9.如申请专利范围第1项之记忆体系统,其中: 该计算环境至少包含一微处理器,该微处理器连接 至该记忆体与该时序调整电路,该时序调整电路动 态地回应该微处理器之运作电压之变化。 10.如申请专利范围第1项之记忆体系统,其中: 该计算环境包含至少一控制器与至少一连接至该 控制器之第一感测器,该时序调整电路系连接至该 控制器,且在该控制器之运作电压改变时动态地回 应该控制器。 图式简单说明: 图1系本发明中所使用之时延电路之特殊实施例的 电路图。 图2系依据本发明之第一实施例之电脑系统的方块 图。 |
