| 主权项 |
1.一种半导体装置,其特征为:具有 形成于半导体基板的主面之多数的元件形成区域; 位于前述元件形成区域之间,且埋入有元件分离绝 缘膜之元件分离沟;及 形成于前述元件形成区域之闸极绝缘膜, 前述元件分离沟系具有形成于前述半导体基板与 前述元件分离绝缘膜之间的热氧化膜,前述元件分 离绝缘膜系于内部具备多数的微细空孔,且比热氧 化膜更为多孔质。 2.一种半导体装置,其特征为:具有 形成于半导体基板的主面之多数的元件形成区域; 位于前述元件形成区域之间,且埋入有元件分离绝 缘膜之元件分离沟;及 形成于前述元件形成区域之闸极绝缘膜, 前述元件分离沟系于前述半导体基板与前述元件 分离绝缘膜之间具有热氧化膜,前述元件分离绝缘 膜与前述热氧化膜之间,形成或不形成比热氧化膜 薄的氮化膜,前述元件分离绝缘膜系具备:于内部 具有多数的微细空孔,于经过形成半导体装置时之 最高升温温度后,5nm以下之孔形成比10nm以上之孔 多之多孔质膜。 3.如申请专利范围第1或2项所记载之半导体装置, 其中,前述元件分离绝缘膜之杨氏系数,在经过形 成装置之最高升温温度后,为比70GPa小之値。 4.一种半导体装置,其特征为:具有 形成于半导体基板的主面之多数的元件形成区域; 位于前述元件形成区域之间,且埋入有元件分离绝 缘膜之元件分离沟;及 形成于前述元件形成区域之闸极绝缘膜, 前述元件分离沟系具有形成于前述半导体基板与 前述元件分离绝缘膜之间的热氧化膜,前述元件分 离绝缘膜系形成为杨氏系数比前述热氧化膜低。 5.如申请专利范围第4项所记载之半导体装置,其中 ,前述元件分离沟是被形成前述元件分离绝缘膜具 有经过形成装置之最高升温温度后,5nm以下之孔比 10nm以上之孔更多数存在之多孔质,而且杨氏系数 比70GPa小。 6.一种半导体装置,其特征为:具有 形成于半导体基板的主面之多数的元件形成区域; 位于前述元件形成区域之间,且埋入有元件分离绝 缘膜之元件分离沟;及 形成于前述元件形成区域之闸极绝缘膜,及闸极电 极,及形成于前述闸极电极之上方的多数之配线层 , 前述元件分离绝缘膜系具备:被堆积于基板表面形 成有热氧化膜之前述元件分离沟上之第一元件分 离绝缘膜;及被堆积于前述第一元件分离绝缘膜上 之第二元件分离绝缘膜,且前述第一元件分离绝缘 膜比前述第二元件分离绝缘膜更为多孔质。 7.如申请专利范围第6项所记载之半导体装置,其中 ,前述元件分离沟系具有:形成在前述半导体基板 与前述第一元件分离绝缘膜之间的热氧化膜,前述 第一元件分离膜系比前述热氧化膜更为多孔质。 8.如申请专利范围第6项所记载之半导体装置,其中 ,前述元件分离沟系具有:形成在前述半导体基板 与前述元件分离绝缘膜之间的热氧化膜,前述第一 元件分离膜系形成为杨氏系数比前述热氧化膜低 。 9.如申请专利范围第6项所记载之半导体装置,其中 ,元件形成区域系具有:对应前述闸极而于前述半 导体基板植入不纯物之不纯物区域,前述第二元件 分离绝缘膜之层间绝缘膜侧界面与前述第一元件 分离膜侧之界面,系位于比前述不纯物区域之由基 板表面起不纯物浓度成为最高之深度更深之区域 。 10.如申请专利范围第1项、第2项、第4项中任一项 所记载之半导体装置,其中,元件形成区域系具有: 对应前述闸极而于前述半导体基板植入不纯物之 不纯物区域,前述元件分离绝缘膜之层间绝缘膜侧 之界面,系位于比前述不纯物区域中不纯物浓度自 基板表面起成为最高之深度更深之区域。 11.如申请专利范围第1项、第2项、第4项、第6项中 任一项所记载之半导体装置,其中,前述元件分离 绝缘膜系具备以SiO为主成分之绝缘膜,该SiO系将以 氢矽酸盐(Hydrogen Silsesquioxane)化合物为主成分之涂 布膜予以加热而获得。 12.如申请专利范围第1项、第2项、第4项、第6项中 任一项所记载之半导体装置,其中,前述元件分离 绝缘膜系具备以SiO为主成分之绝缘膜,该SiO系将以 甲基氢矽酸盐(Methyl Silsesquioxane)化合物为主成分 之涂布膜予以加热而获得。 13.一种半导体装置之制造方法,其特征为:具有 于半导体基板的电路形成面形成焊垫氧化膜,且于 前述焊垫氧化膜上形成氧化防止膜之工程; 将形成于前述半导体基板的电路形成面之所期望 位置的前述氧化防止膜与前述焊垫氧化膜予以去 除,在前述去除的区域形成特定深度之沟的工程; 将前述沟予以氧化,而于沟内形成热氧化膜之工程 ; 于具备前述热氧化膜之前述沟埋入元件分离绝缘 膜之工程; 将形成于前述氧化防止膜上之前述元件分离绝缘 膜予以去除,且将形成于前述半导体基板的电路形 成面上之前述氧化防止膜予以去除之工程; 将形成于前述半导体基板的电路形成面上之前述 焊垫氧化膜予以去除之工程; 于前述焊垫氧化膜已经被去除之前述半导体基板 的电路形成面形成闸极绝缘膜及闸极之工程; 于对应前述闸极之位置,将不纯物植入前述半导体 基板,将具有所植入之不纯物的半导体基板予以热 处理而形成扩散层之工程; 覆盖前述闸极绝缘膜及前述元件分离沟,于比前述 闸极之上端更上方堆积具有上面之层间绝缘膜之 工程; 于前述层间绝缘膜形成配线层之工程, 于形成前述元件分离绝缘膜后,具有至少在850℃以 上将前述半导体基板予以热处理之工程,使经过热 处理工程后之前述元件分离绝缘膜具备多数之微 细空孔,且形成为比前述沟内之前述热氧化膜更多 孔质。 图式简单说明: 第1图系关于本发明之第一实施例之概要图。 第2(a)图系显示同一第一实施例之制造制程的模型 图。 第2(b)图系显示同一第一实施例之下一制造制程的 模型图。 第2(c)图系显示同一第一实施例之下一制造制程的 模型图。 第2(d)图系显示同一第一实施例之下一制造制程的 模型图。 第2(e)图系显示同一第一实施例之下一制造制程的 模型图。 第2(f)图系显示同一第一实施例之下一制造制程的 模型图。 第2(g)图系显示同一第一实施例之下一制造制程的 模型图。 第2(h)图系显示同一第一实施例之下一制造制程的 模型图。 第2(i)图系显示同一第一实施例之下一制造制程的 模型图。 第2(j)图系显示同一第一实施例之下一制造制程的 模型图。 第3图系同一第一实施例之补充说明图。 第4图系同一第一实施例之说明图。 第5图系本发明之第二实施例之比较说明图。 第6图系同一第二实施例之说明图。 第7图系本发明之第三实施例之说明图。 第8图系同一第三实施例之说明图。 第9图系本发明之第四实施例之说明图。 |
