具有堆叠积体电路之积体电路封装及其方法

摘要

本发明揭示用于在一积体电路封装内堆叠积体电路晶粒之改良技术。该等改良之技术能使积体电路晶粒在一积体电路封装内之堆叠密度变大。另外，该等改良之堆叠技术容许使用传统之结合技术来使各个积体电路晶粒相互电连接或电连接至一基板。该等改良之方法尤其适用于在积体电路封装内堆叠相同尺寸(及常常相同功能)之积体电路晶粒。此种积体电路封装之一实例系一种非挥发性记忆体积体电路封装，其包含排列成一堆叠形式之多个相似尺寸之记忆体储存积体电路晶粒。