具有静电防护的薄膜电晶体的阵列基板

摘要

一种具有静电防护的薄膜电晶体的阵列基板，包括基板、多个画素单元以及多条扫瞄线与多条资料线。基板具有一画素区与位于画素区相邻的一周边区。画素单元配置于画素区内。扫瞄线与资料线配置于基板之画素区内，且扫瞄线与资料线会与画素单元电性连接，其中各扫瞄线之一端延伸至周边区处具有一扫瞄线接合垫，各资料线之一端延伸至周边区处具有一资料线接合垫。其中，各资料线之另一端延伸至周边区处具有一资料线末端部，此资料线末端部并未超出最外侧的扫瞄线。此具有静电防护的薄膜电晶体的阵列基板之周边区之线路布局可以防止该处产生静电放电破坏。