发明名称 积体电路及其制造方法
摘要 一种积体电路及其制造方法,其中,在半导体基板(20)上形成氮化矽膜(42),作为第一层配线(26)和第二层配线(28)的层间绝缘膜。在摄像部(24)中,使氮化矽膜(42)的表面形成透镜形状,从而形成密集配置有凸透镜(44)的透镜阵列。在该氮化矽膜(42)的表面成膜氧化矽膜(48)。第二层Al膜形成在氧化矽膜(48)的表面上。从透镜阵列表面等将不要部分的Al膜蚀刻去除,从而形成配线(28)。由此,在使用其为Al配线之层间绝缘膜的氮化矽膜而形成微透镜阵列的积体电路中,防止Al配线的应力迁移和透镜形状的崩裂。
申请公布号 TW200721368 申请公布日期 2007.06.01
申请号 TW095135943 申请日期 2006.09.28
申请人 三洋电机股份有限公司 发明人 山口惠一;甲斐诚二
分类号 H01L21/70(2006.01);H01L27/146(2006.01) 主分类号 H01L21/70(2006.01)
代理机构 代理人 洪武雄;陈昭诚
主权项
地址 日本