| 主权项 |
1.一种用于金属线之蚀刻剂,该蚀刻剂至少包含: 硝酸铁(ferric nitrate)、硝酸(nitric acid)、醋酸(acetic acid)、六亚甲基四胺(hexamethylenetetramine)、和去离 子水(deionized water)。 2.如申请专利范围第1项所述之蚀刻剂,其中该硝酸 铁量介于1-5%之范围,该硝酸量介于1-5%之范围,该醋 酸量介于5-20%的范围,该六亚甲基四胺量介于0.05-1% 的范围,且其余量为该去离子水。 3.一种制造金属线(wire)之方法,该方法至少包含: 沈积一内含银(Ag)或银合金之传导层;和 以一内含硝酸铁、硝酸、醋酸、六亚甲基四胺和 去离子水之蚀刻剂来图案化(pattern)该传导层。 4.如申请专利范围第3项所述之方法,其中该蚀刻剂 至少包含介于1-5%范围之硝酸铁、介于1-5%之范围 之硝酸、介于5-20%的范围之醋酸、介于0.05-1%的范 围之六亚甲基四胺,且其余量为该去离子水。 5.如申请专利范围第3项所述之方法,其中之银合金 为包含银作为其基础材料及至少一种选自下列金 属之传导材料的双合金(binary alloy)或三合金( tertiary alloy),其中该传导材料系择自钯(Pd)、铜(Cu) 、镁(Mg)、铝(Al)、锂(Li)、钸(Pu)、錼(Np)、铈(Ce)、 铕(Eu)、镨(Pr)、钙(Ca)、铌(Nb)、钕(Nd)、和钐(Sm),且 其用量范围介于0.01-20%之原子百分比(atomic%)。 6.一种制造薄膜电晶体阵列基板之方法,该方法至 少包含: 于一绝缘基材上形成一闸极金属线(gate wire),该闸 极金属线至少包含一闸极线(gate line)和一连至该 闸极线之闸极电极(gate electrode); 形成一闸绝缘层; 形成一半导体层; 形成一数据金属线(data wire),其中该数据金属线至 少包含一贯串该闸极线之数据线(data line),一连至 该数据线且邻近于该闸极电极之源极电极(source electrode),和一相对于该闸极电极而位于该源极电 极反侧之汲极电极(drain electrode); 沈积一内含银或银合金之传导层;和 形成一反射层(reflective film),该反射层系藉由使用 蚀刻剂将传导层图案化以电性连接至汲极的方式 而形成,其中该蚀刻剂至少包含硝酸铁、硝酸、醋 酸、六亚甲基四胺和去离子水。 7.如申请专利范围第6项所述之方法,其中该蚀刻剂 至少包含介于1-5%范围之硝酸铁,介于1-5%之范围之 硝酸,介于5-20%的范围之醋酸,介于0.05-1%的范围之 六亚甲基四胺,且其余量为去离子水。 8.如申请专利范围第6项所述之方法,其中上述之银 合金为双合金或三合金,且该合金至少包含银为其 基础材料及至少一种则自下列族群的传导材料,包 括钯(Pd)、铜(Cu)、镁(Mg)、铝(Al)、锂(Li)、钸(Pu)、 錼(Np)、铈(Ce)、铕(Eu)、镨(Pr)、钙(Ca)、铌(Nb)、钕( Nd)、和钐(Sm),且其范围介于0.01-20%之原子百分比。 9.如申请专利范围第6项所述之方法,其更包含:一 介于反射层与该数据金属线间之钝态层(passivation layer),该钝态层至少包含一感光有机绝缘层( photosensitive organic insulating layer)。 10.如申请专利范围第6项所述之方法,其更包含:于 该反射层下形成一透明传导膜(transparent conductive film)。 11.如申请专利范围第10项所述之方法,其中之透明 膜至少包含IZO。 12.如申请专利范围第11项所述之方法,其中之反射 层具有一在像素区域(pixel area)之传送区(transmitting area)。 13.如申请专利范围第12项所述之方法,其中之闸极 金属线更至少包含:一可自一外部装置接收扫瞄信 号(scan signal)并将该扫瞄信号传送至闸极线之闸极 台(gate pad);且该资料金属线更至少包含:一可自一 外部装置接收影像信号(image signal)并将该影像信 号传送至闸极线之闸极台,且 该方法更至少包含形成可分别电性连接至该闸极 台和该数据台之一辅助闸极台(subsidiary gate pad)和 一辅助数据台(subsidiary data pad),一辅助闸极台和一 辅助数据台系位于与透明膜同一层上。 14.一种薄膜半导体阵列基板,其至少包含: 一绝缘基材; 一闸极金属线,其中该闸极金属线形成于该绝缘基 材并包含一闸极线与一连至该闸极线之闸极电极; 一覆盖闸极金属线之闸极绝缘层; 一半导体,其中该半导体至少包含矽(silicon)且其形 成于该闸极绝缘层; 一数据金属线,其中该数据金属线形成于该闸极绝 缘层或该半导体层,且其至少包含:一数据线、一 连至该数据线且邻近于闸极电极之源极电极,和一 相对于该闸极电极而位于该源极电极反侧之汲极 电极;和 一像素电极,其中该像素电极系电性连接至该汲极 电极,且其至少包含一透明膜和一反射层,其中该 反射层至少包含IZO,而该反射层至少包含银或银合 金, 其中该透明膜之粗糙度(roughness)等于或小于10埃( )。 15.该申请专利范围第14项所述之薄膜半导体阵列 基板,其中上述之银合金为一双合金或三合金,且 该银合金至少包含银基础材料及至少一种选自下 列之传导性材料,包括钯(Pd)、铜(Cu)、镁(Mg)、铝(Al )、锂(Li)、钸(Pu)、錼(Np)、铈(Ce)、铕(Eu)、镨(Pr)、 钙(Ca)、铌(Nb)、钕(Nd)、和钐(Sm),且其范围介于0.01- 20%之原子百分比。 图式简单说明: 第1图 为一剖视图,该剖视图描述一根据本发明之 一具体实施例之金属线制造方法; 第2图 为一TFT阵列基板之检视图(layout view),该TFT阵 列基板乃根据本发明之第一具体实施例而用于反 射式LCD,且该TFT阵列基板乃根据本发明之一具体实 施例之制造方法而制造; 第3图 为一剖视图,该剖视图显示依第2图中该线III -III'断面之TFT阵列基板; 第4A、5A、6A和7A图 为一些检视图,该些检视图显示 根据本发明之具体实施例,制造用于反射式LCD之TFT 阵列基板之方法之中间步骤; 第4B图 为一剖视图,该剖视图显示依第4A图中该线 IVB-IVB'断面之TFT阵列基板; 第5B图 为一剖视图,该剖视图显示,在该第4B图所显 示之步骤后,依第5A图中该线VB-VB'断面之TFT阵列基 板; 第6B图 为一剖视图,该剖视图显示,在该第5B图所显 示之步骤后,依第6A图中该线VIB-VIB'断面之TFT阵列 基板; 第7B图 为一剖视图,该剖视图显示,在该第6B图所显 示之步骤后,依第7A图中该线VIIB-VIIB'断面之TFT阵列 基板; 第8图 为一检视图,该检视图显示一根据本发明之 第二具体实施例,用于反射式LCD之TFT阵列基板; 第9和10图 为一些剖视图,该些剖视图显示,分别依 第8图之该线IX-IX'和该线X-X'断面之TFT阵列基板; 第11A图 为一检视图,该检视图显示一第8图所显示 之TFT阵列基板,其中该TFT阵列基板乃处于根据本发 明之第二具体实施例之制造方法之第一步骤; 第11B和11C图 为一些剖视图,该些剖视图显示,分别 依第11A图之该线XIB-XIB'和该线XIC-XIC'断面之TFT阵列 基板; 第12A和12B图 为一些剖视图,该些剖视图显示,在该 第11B和11C图所描述之步骤后,分别依第11A图之该线 XIB-XIB'和该线XIC-XIC'断面之TFT阵列基板; 第13A图 为一检视图,该检视图显示,在第12A和12B图 所描述之步骤后之TFT阵列基板; 第13B和13C图 为一些剖视图,该些剖视图显示,分别 依第13A图之该线XIIIB-XIIIB'和该线XIIIC-XIIIC'断面之 TFT阵列基板; 第14A、15A和16A图以及第14B、15B及第16B图 为一些剖 视图,该些剖视图显示,在该第13B和13C图所描述之 步骤后,分别依第13A图之该线XIIIB-XIIIB'和该线XIIIC- XIIIC'断面之TFT阵列基板; 第17A图 为一检视图,该检视图显示,在第16A和16B图 所描述之步骤后之TFT阵列基板; 第17B和17C图 为一些剖视图,该些剖视图显示,分别 依第17A图之该线XVIIB-XVIIB'和该线XVIIC-XVIIC'断面之 TFT阵列基板; 第18A图 为一检视图,该检视图显示,在第17A图所描 述之步骤后之TFT阵列基板; 第18B和18C图 为一些剖视图,该些剖视图显示,分别 依第18A图之该线XVIIIB-XVIIIB'和该线XVIIIC-XVIIIC'断面 之TFT阵列基板; 第19A至19C图 为原子力显微术(atomic force microscopy; AFM)所制之相片,该相片显示,使用根据本发明之蚀 刻剂,蚀刻IZO前及后之该IZO膜之暴露表面。 |
