发明名称 |
半导体装置 |
摘要 |
一种半导体装置,在电路部(74)中邻接受光部(72)设置缓冲区域(区域140、138)。在缓冲区域中,为了抑制层间绝缘膜(136)的凹凸,将配置在布线(132)之间的平坦化焊盘(134)的密度,从区域(142)中的标准值,随着接近受光部(72)而阶段性地降低。通过降低平坦化焊盘的密度,使层间绝缘膜(136)的表面高度降低,所以在受光部(72)和与其相邻接的区域(138)之间的阶梯差减小。由此,可抑制滞留在受光部(72)的周缘区域(144)的层间绝缘膜的厚度,而且区域(144)的宽度也被缩小,从而提高了受光部(72)上的层间绝缘膜(136)的均匀性,并提高了光敏性的均匀性。 |
申请公布号 |
CN1971929A |
申请公布日期 |
2007.05.30 |
申请号 |
CN200610146437.1 |
申请日期 |
2006.11.14 |
申请人 |
三洋电机株式会社 |
发明人 |
长谷川昭博;野村洋治 |
分类号 |
H01L27/146(2006.01);H01L23/522(2006.01) |
主分类号 |
H01L27/146(2006.01) |
代理机构 |
中科专利商标代理有限责任公司 |
代理人 |
李香兰 |
主权项 |
1.一种半导体装置,将受光部和电路部邻接配置在共用的半导体基板上,具有:将层叠在所述半导体基板上的金属膜图形化而形成的所述电路部的布线;在形成所述布线后,层叠在所述电路部和所述受光部上的层间绝缘膜;和在层叠所述层间绝缘膜之前形成在所述布线之间的区域,用于减少所述电路部中的所述层间绝缘膜表面的凹凸的平坦化焊盘,所述电路部包含:在与该电路部和所述受光部的交界处邻接的区域,按照所述布线和所述平坦化焊盘在该区域中的面积占有率小于在所述电路部整体中的面积占有率的方式,对所述平坦化焊盘进行布局的缓冲区域。 |
地址 |
日本国大阪府 |