发明名称 |
集成电路芯片、半导体结构及其制作方法 |
摘要 |
本发明公开一种集成电路芯片、半导体结构及其制作方法,能够在半导体基底上一体地形成镶嵌栅极结构以及电阻元件。该半导体结构包括:第一介电层,在半导体基底上形成有第一开口以及第二开口;至少一个侧壁间隙物,形成于该第一开口内部侧边上,其中第一开口暴露部分半导体基底;覆盖层,形成于该第二开口的内壁及底部表面上;镶嵌栅极结构,由该第一开口的所述侧壁间隙物围绕;电阻元件,形成于该第二开口的该覆盖层上。该覆盖层允许该电阻元件的深度比该镶嵌栅极结构的深度浅。本发明借由调整覆盖层的厚度,使定义电阻元件的宽度以及厚度更具有弹性。所述制作方法允许电阻元件具有更低于公知光刻技术分辨率的宽度。 |
申请公布号 |
CN1971915A |
申请公布日期 |
2007.05.30 |
申请号 |
CN200610081845.3 |
申请日期 |
2006.05.12 |
申请人 |
台湾积体电路制造股份有限公司 |
发明人 |
郑钧隆;郑光茗;庄学理 |
分类号 |
H01L27/06(2006.01);H01L21/822(2006.01) |
主分类号 |
H01L27/06(2006.01) |
代理机构 |
隆天国际知识产权代理有限公司 |
代理人 |
陈晨 |
主权项 |
1.一种半导体结构,包括:第一介电层,具有第一开口以及第二开口,并且设置于半导体基板上;至少一个侧壁间隙物,在该第一开口内壁;覆盖层,在该第二开口的内壁及底部表面上;隔离结构,形成于该半导体基底上的该覆盖层下方;镶嵌栅极结构,由该第一开口的所述侧壁间隙物围绕;以及电阻元件,形成于该第二开口内的该覆盖层上;其中该覆盖层允许该电阻元件的深度比该镶嵌栅极结构的深度浅,以增加该电阻元件相对于该镶嵌栅极结构的电阻。 |
地址 |
中国台湾新竹市 |