| 发明名称 | 一种存储器读放电路 | ||
| 摘要 | 一种存储器读放电路，包括两个相连的起地址选通作用的所有串联开关管(N<SUB>1</SUB>)和读选通开关(N<SUB>2</SUB>)，其特征在于：它包括一串入在所述串联开关管(N<SUB>1</SUB>)和读选通开关(N<SUB>2</SUB>)之间的加速电路，用于调整读放电流和读出速度。所述的加速电路可包括一恒流源(I<SUB>bias</SUB>)和两个NMOS管(N<SUB>4</SUB>、N<SUB>5</SUB>)。由于采用了上述的技术解决方案，即在现有的读放电路的N<SUB>1</SUB>和N<SUB>2</SUB>之间串入一个加速电路，具有读放速度快，读出时间和电源电压无关，并且结构简单，读放电流、读出速度调整方便、低功耗等特点。 | ||
| 申请公布号 | CN1971754A | 申请公布日期 | 2007.05.30 |
| 申请号 | CN200510110787.8 | 申请日期 | 2005.11.25 |
| 申请人 | 上海贝岭股份有限公司 | 发明人 | 王光春 |
| 分类号 | G11C7/06(2006.01);G11C16/26(2006.01) | 主分类号 | G11C7/06(2006.01) |
| 代理机构 | 上海专利商标事务所有限公司 | 代理人 | 章蔚强 |
| 主权项 | 1.一种存储器读放电路，包括两个相连的起地址选通作用的所有串联开关管(N1)和读选通开关(N2)，其特征在于：它包括一串入在所述串联开关管(N1)和读选通开关(N2)之间的加速电路，用于根据具体电路的要求调整读出速度。 | ||
| 地址 | 200233上海市宜山路810号 | ||