| 发明名称 | 双应力记忆技术方法和相关半导体器件 | ||
| 摘要 | 公开了一种用于在包括nFET和pFET的半导体器件中提供双应力记忆技术的方法以及相关结构。本方法的一个实施例包括：在nFET上方形成张应力层且在pFET上方形成压应力层，进行退火以在半导体器件中记忆应力并去除应力层。压应力层可以包括使用高密度等离子体(HDP)淀积方法淀积的高应力氮化硅。退火步骤可以包括使用约400－1200℃的温度。高应力压缩氮化硅和/或退火温度确保在pFET中保持压应力记忆。 | ||
| 申请公布号 | CN1971882A | 申请公布日期 | 2007.05.30 |
| 申请号 | CN200610146392.8 | 申请日期 | 2006.11.09 |
| 申请人 | 国际商业机器公司;三星电子株式会社;特许半导体制造有限公司 | 发明人 | 方隼飞;骆志炯;郑阳伟;尼沃·罗夫多;金田中;吴洪业 |
| 分类号 | H01L21/8238(2006.01);H01L27/092(2006.01) | 主分类号 | H01L21/8238(2006.01) |
| 代理机构 | 北京市金杜律师事务所 | 代理人 | 王茂华 |
| 主权项 | 1.一种用于在包括nFET和pFET的半导体器件中提供双应力记忆技术的方法，所述方法包括以下步骤：在所述半导体器件上方形成第一应力层；在所述第一应力层上方形成刻蚀停止层；去除在所述nFET和所述pFET中第一个的上方的所述第一应力层和所述刻蚀停止层；在所述半导体器件上方形成第二应力层，其中在所述pFET上方的应力层包括压应力氮化硅；进行退火以将应力记忆在所述半导体器件中；以及去除所述第一应力层和所述第二应力层及所述刻蚀停止层。 | ||
| 地址 | 美国纽约阿芒克 | ||