| 主权项 |
1﹒一种层叠型电感电容元件,其特征包括:由多数 绝缘层叠合形成之层叠体 ;在绝缘层之多数层间设以自一层间跨至另一层间 之方式互相电气连接之 多个面状之第1导电性元件,在这些面状之第1导电 性元件设用以形成以 自一层间跨至另一层间之方式连续卷绕之通电路 的开缝,俾产生具有预定 卷数之线圈之功能的第1导体;及在该绝缘层之层 间设隔者绝缘层而与该 第1导电性元件互相面对之面状第2导电性元件,俾 在与第1导体之间形 成电容之第2导体。 2﹒依申请专利范围第1项之层叠型电感电容元件, 其中该架2导体含有在该 绝缘层之多个层间被连接成自一层间跨至另一层 间之状态的多个第2导电 性元件。 3﹒依申请专利范围第2项之层叠型电感电容元件, 其中该第2导电性元件设 有通电路形成用之开缝,且此开缝之形状与隔绝 缘层而相对之第1导电 性元件之开缝形状大致相同。 4﹒依申请卑利范围第1项之层叠型电惑电容元件, 其中该第2导体被形成为 接地用之电容器导体,该第1导体被形成为其两端 设有输出入端子之电感 器导体,俾做为常态型电感电容滤杂讯器使用。 5﹒依申请卑利范围第3项之层叠型电惑电容元件, 其中第2导体被形成为接 地用之电容器导体,第1导体被形成为其两端设有 输出入端子之窗感器导 体,俾做为常态型之电感电容滤杂讯器使用。 6﹒依申请卑利范围第1项之层叠型电惑电容元件, 其中第1及第2导体被形 成为其两端设有输出入端子之电感器导体,俾做为 共态型电感电容滤杂讯 器使用。 7﹒依申请卑利范围第3项之层叠型电惑电容元件, 其中第1及第2导体被形 成为其中端设有输出入端子之电感器导体,俾做为 共态型电感电容滤杂讯 器使用。 8﹒依申请卑利范围第3项之层叠型电惑电容元件, 其中更含有第3导体,此 第3导体系在绝缘层之多数层间设以自一层间跨至 另一层间之方式电气连 接之多个面状第3导体性元件并在这些面状第3导 电性元件设用以形成以 自一层间跨至另一层间之方式连续卷绕之通电路 的开缝,俾产生具有预定 卷数之线圈之功能;该第2导体被形成为接地用之 电容器导体;且第1及 第3导体被形成为其两端设有输出入端子之电感导 体;俾做为电感电容滤 杂讯器使用。 9﹒依申请卑利范围第1项之层叠型电惑电容元件, 其中该层叠体含有第1绝 缘片,此第1绝缘片具有被交互反向折叠层合之多 个折叠部;各折叠部被 形成成半绝缘层功能;该各第1导电性元件被设在 各折叠部上单面侧,俾 于各折叠部被交互反向折叠层合时形成预定卷数 之线圈;该各第2导电性 元件被设在各折叠部之之另一面侧且大致与各第1 导电性元件互相面对。 10﹒依申请卑利范围第3项之层叠型电惑电容元件, 其中该层叠体含有第1 绝缘片,此第1绝缘片具有被交互反向折叠层合之 多个折叠部;各折叠 部被形成以产生绝缘层功能;该行第1导电性元件 被设在各折叠部之单 面侧,俾于各折叠部被交互反向折叠层合时形成预 定卷数之线圈,该各 第2导电性元件被设在各折叠部之另一面侧且大致 与各第1导电性元件 互相面对。 11﹒依申请卑利范围第9项之层叠型电惑电容元件, 其中该绝缘片被形成为 其各折叠部系经由折曲部而相连之单一片状。 12﹒依申请卑利范围第9项之层叠型电惑电容元件, 其中该绝缘片之各折叠 部系互相分离形成,且藉跨设在各折叠部之该各导 体而互相连结。 13﹒依申请专利范围第1项之层叠型电感电容元件, 其中该层叠体系以多数 绝缘板为绝缘层中层叠者。 14﹒依申请专利范围第1项之层叠型电感电容元件, 其中该层叠体系以设有 导电性元件露出部之绝缘膜为绝缘层而层叠,第1 及第2导电性元件系 经由该露出部而连接到相邻层间之第1及第2导电 性元件。 15﹒依申请专利范围第3项之层叠型电感电容元件, 其中该层叠体系以设有 导电性元件露出部之绝缘膜为绝缘层而层叠,该第 1及第2导电性元件 系经由该露出部而连接到相邻层间之第1及第2导 电性元件。 16﹒依申请专利范围第8项之层叠型电感电容元件, 其中该层叠体系以设有 导电性元件露出部之绝缘膜为绝缘层而层叠,该第 1及第2导电性元件 系经由该露出部而连接到相邻层间之第1及第2导 电性元件。 17﹒依申请专利范围第5项之层叠型电感电容元件, 其中该第2导体之接地 端子被配置在电路上较接近第1导体两端所设之输 出入端子之一方的位 置。 18﹒依申请专利范围第5项之层叠型电感电容元件, 其中该第2导体系被分 割接地。 19﹒使用申请专利范围第3项之层叠型电感电容元 件,为特征之电子机器。图示简单说明 图1为应用本发明之3端子常态型LC 滤杂讯器之分解说明图。 图2为图1之滤杂讯器之制造程序之 说明图,其中(A)为两面设有第1及第2 导体而被形成曲折状之第1绝缘片的说明 图,(B)为表示(A)之绝缘片被层叠之状 态,(C)为表示连接用引片被贴着于层叠 体之状态,(D)为在层叠体装设端子而成 为制成品之LC滤杂讯器之说明图。 图3中,(A)为图1,图2所示3端 子型LC滤杂讯器之等效电路图,(B)为图 1,图2所示之泸杂讯器被形成为4端子 型滤杂讯器时之等效电路图。 图4为使用不同导电图型形成之LC滤 杂讯器之分解说明图。 图5中,(A),(B),(C),(D)为 图4之LC滤杂讯器之制造程序的说明图。 图6中,(A),(B),(C),(D)为 使用不同导电图型时之LC滤杂讯器之制造 程序的说明图。 图7为在用来做为接地导体之第2导 体形成不同开缝图型之LC滤杂讯器之分解 说明图。 图8为用来做为接地导体之第2导体 被形成为多个分割接地导体时之LC滤杂讯 器之分解说明图。 图9为图8之分割接地型LC滤杂讯器 之等数电路图。 图10为由2个通电导体及1个接地导 体所成之LC滤杂讯器之分解说明图。 图11为图10之LC滤杂讯器之等效电路 图。 图12为本发明层叠型LC元件之较佳的 第2实施例之分解斜视图。 图13(A)及(B)为图12之层叠型LC元 件之组合顺序之斜视说明图。 图14为图12,13所示各导电性元件之 立体配置的说明图。 图15为在基板表面设凹凸并在其上被 覆形成导电性元件,藉以扩大导电性元件 之有效被覆面积之情况的说明图。 图16(a)-(d)为表示形成为离散型 之层叠型LC元件之一例的说明图。 图17为使用与图13不同开缝图型而形 成之层叠型LC元件之一例的分解斜视图。 图18为使用与图12,17不同开缝图型 而形成之层叠型LC元件之分解斜视图。 图19(a)一(1)为表示利用薄膜形成 技术将导电性元件及绝缘薄膜被覆于基板 上而成之层叠型LC元件之制造过程的说明 图。 图20(m)一(u)为利用薄膜形成技术 将导电性元件及绝缘薄膜被覆于基板上而 成之层叠型LC元件之制造过程之说明图。 图21为习知较一般性之LC滤杂讯器之 一例的说明图。 图22(a)一(f)为习知层叠型LC元件 之制程之一例的说明图。 图23为图22所示LC元件之等效电路图 |
