发明名称 |
一种前向纠错解码装置及控制方法 |
摘要 |
本发明涉及信号传输技术,特别涉及一种前向纠错解码装置及控制方法,以解决现有前向纠错差错控制方式在实际中应用时,解码部分受带宽限制的问题。本发明提供的前向纠错解码装置包括前向纠错FEC解码电路和帧数据切分模块和帧数据重组模块,FEC解码电路并行设置为至少两路;其中,帧数据切分模块接收基于FEC编码方式传输的帧数据并根据固定字节长度顺序切分每一个帧数据,切分出的各数据分段分别送入各路FEC解码电路并行解码,然后由帧数据重组模块重组所述帧数据。本发明技术方案消除了FEC差错控制方式时的带宽限制问题,可以应用在GPON网络中,实时地对不间断发送的下行帧数据进行解码。 |
申请公布号 |
CN1968036A |
申请公布日期 |
2007.05.23 |
申请号 |
CN200610085155.5 |
申请日期 |
2006.05.31 |
申请人 |
华为技术有限公司 |
发明人 |
潘文;王万万;熊焰 |
分类号 |
H04B7/005(2006.01);H04L1/00(2006.01) |
主分类号 |
H04B7/005(2006.01) |
代理机构 |
北京同达信恒知识产权代理有限公司 |
代理人 |
李娟 |
主权项 |
1、一种前向纠错解码装置,其特征在于,包括帧数据切分模块、帧数据重组模块以及并行设置的至少两路FEC解码电路;其中,所述帧数据切分模块连接每一路FEC解码电路的输入端,用于接收基于FEC编码的帧数据,并根据固定字节长度顺序切分每一个帧数据,将切分出的各数据分段根据设定解码顺序分别送入各路FEC解码电路,其中,每一个数据分段中包括一段有效数据和相应的FEC校验码;所述FEC解码电路包括顺次连接的输入缓存模块、FEC解码模块和输出缓存模块,用于对各数据分段进行并行解码,并将解码后的各数据分段输出给帧数据重组模块;所述帧数据重组模块连接每一路解码电路的输出端,用于去除各数据分段中的校验码,并根据切分顺序重组有效数据后再输出。 |
地址 |
518129广东省深圳市龙岗区坂田华为总部办公楼 |