| 主权项 |
1.一种用于将电路板测试范围特征化之方法,其包 括以下步骤: (a)计数用于电路板之可能瑕疵特性,而不考虑如何 可以测试此等可能瑕疵特性; (b)对于各所计数之可能瑕疵特性产生特性点数,其 显示此测试组合是否测试此可能瑕疵特性;以及 (c)将特性点数组合,而将用于测试组合之电路板测 试范围特征化。 2.如申请专利范围第1项之方法,其中至少部份藉由 将用于电路板之网表分析,而计数此等可能瑕疵特 性。 3.如申请专利范围第1项之方法,其中至少部份藉由 分析用于电路板之材料清单,而计数此等可能瑕疵 特性。 4.如申请专利范围第1项之方法,其中至少部份藉由 分析用于电路板之CAD资讯,而计数此等可能瑕疵特 性。 5.如申请专利范围第1项之方法,其中此所计数之可 能瑕疵特性包括元件特性与连接特性。 6.如申请专利范围第5项之方法,其中此所计数之可 能瑕疵特性更包括非实体特性。 7.如申请专利范围第6项之方法,其中非实体特性为 程式化之正确性。 8.如申请专利范围第1项之方法,其中此所计数之可 能瑕疵特性包括至少一以下之元件特性、存在、 正确性、方向、活性,以及对准。 9.如申请专利范围第1项之方法,其中此所计数之可 能瑕疵特性包括从以下所构成的组所选出之至少 一元件特性:存在、正确性、方向、活性,以及对 准。 10.如申请专利范围第1项之方法,其中此所计数之 不同之可能瑕疵特性是用于不同的元件型式。 11.如申请专利范围第1项之方法,其中此所计数之 不同之可能瑕疵特性用于不同之封装型式。 12.如申请专利范围第1项之方法,其中此所计数之 可能瑕疵特性包括至少一个以下之连接特性:短路 、断路,以及品质。 13.如申请专利范围第1项之方法,其中此等所计数 之可能瑕疵特性包括由下所构成之组所选出之至 少一连接特性:短路、断路,以及品质。 14.如申请专利范围第1项之方法,其中特性点数包 括用于:完全测试、部份测试,以及未测试之等同 数字。 15.如申请专利范围第1项之方法,其中当(i)可能瑕 疵特性是由在测试组合中两个或更多的之测试进 行测试时,以及(ii)对于相同的可能瑕疵特性产生 两个或更多的特性点数时,则将特性点数组合以将 电路板测试范围特征化是包括:使用MAX函数将两个 或更多的特性点数组合。 16.如申请专利范围第1项之方法,其中将特性点数 组合而将电路板测试范围特征化是包括:对于给定 之元件,将此元件之特性点数组合以产生元件点数 。 17.如申请专利范围第1项之方法,其中将特性点数 组合而将电路板测试范围特征化是包括:对于给定 之连接,将此连接之特性点数组合以产生连接点数 。 18.如申请专利范围第1项之方法,其中将特性点数 组合而将电路板测试范围特征化是包括: (a)将所有的元件特性点数组合,以产生电路板元件 点数;以及 (b)将所有的连接特性点数组合,以产生电路板连接 点数。 19.一种用于将电路板测试范围特征化之装置,其包 括: (a)电脑可读取储存媒体;以及 (b)储存于电脑可读取储存媒体上之电脑可读取程 式码,包括: (i)用于建立电路板所用之可能瑕疵特性之表的程 式码,该程式码:(A)分析用于电路板之描述资讯,以 撷取用于电路板之元件与连接资讯,以及(B)将可能 瑕疵之特性与所撷取之元件与连接资讯相关联; (ii)用于分析测试组合且从它撷取测试物件之程式 码;各测试物件包括:(A)测试细节,以及(B)由此测试 所测试之元件与连接之表; (iii)藉由辨识在其各中之共同元件与连接将测试 物件与在可能瑕疵特性表中之项目相关联之程式 码;以及 (iv)用于将特性点数分配给在该可能瑕疵特性表中 之可能瑕疵特性的程式码,以响应此在相关测试物 件中之测试是否测试此等可能瑕疵特性。 20.如申请专利范围第19项之装置,其中此用于电路 板之描述资讯是用于电路板之XML布局档案。 21.如申请专利范围第19项之装置,其中至少一些连 接与连接资讯是由接脚与节点资讯所显示。 22.如申请专利范围第19项之装置,其中: (a)此可以与所撷取连接资讯相关联之可能瑕疵特 性是短路特性;以及 (b)此程式码藉由评估此连接对于在电路板之描述 资讯中所辨识之其他接脚及/或节点之接近,而将 连接之短路特性或零个或更多之短路相关联。 23.如申请专利范围第19项之装置,其中此用于建立 可能瑕疵特性表之程式码,将不同的可能瑕疵特性 与不同的元件型式相关联。 24.如申请专利范围第19项之装置,其中此用于建立 可能瑕疵特性表之程式码,将不同的可能瑕疵特性 与不同的封装型式相关联。 25.如申请专利范围第19项之装置,其中此测试物件 是XML物件。 26.如申请专利范围第19项之装置,其中此可能瑕疵 特性包括由以下所构成之组所选出之至少一元件 特性:存在、正确性、方向、活性,以及对准。 27.如申请专利范围第19项之装置,其中此可能瑕疵 特性包括由以下所构成之组所选出之至少一连接 特性:短路、断路,以及品质。 28.一种用于将电路板测试范围特征化之装置,其包 括: (a)用于计数用于电路板之可能瑕疵特性的装置,而 不考虑此等可能瑕疵特性如何可被测试; (b)用于针对各所计数之可能瑕疵特性而决定一测 试组合是否测试此可能瑕疵特性并将其计点之装 置;以及 (c)用于将点数组合而将用于测试组合之电路板测 试范围特征化之装置。 29.一种用于将两个测试组合所用之电路板测试范 围比较之方法,其包括下列步骤: (a)计数用于电路板之可能瑕疵特性,而不考虑此两 个测试组合之任何一个; (b)对于各测试组合,将此测试组合是否测试此等所 计数之可能瑕疵特性的情形计点;以及 (c)比较用于此两个测试组合之点数。 30.如申请专利范围第29项之方法,其中所计数之该 等可能瑕疵特性包含: (a)由以下特性所选出之元件特性:存在、正确性、 方向、活性、以及对准;以及 (b)由以下特性所选出之连接特性:短路、断路、以 及品质。 31.一种用于将电路板测试范围特征化之装置,其包 括: (a)电脑可读取储存媒体;以及 (b)储存于电脑可读取储存媒体上之电脑可读取程 式码,其包括用于执行下列动作之程式码:(i)分析 用于电路板之测试组合与可能瑕疵特性表,以及(ii )将特性点数分配给可能瑕疵特性,以响应此测试 组合是否测试此等可能瑕疵特性。 32.如申请专利范围第31项之装置,其中特性点数包 括用于:完全测试、部份测试,以及未测试之等同 数値。 33.如申请专利范围第31项之装置,其中电脑可读取 程式码更包括程式码用于:当此可能瑕疵特性由左 测试组合中之两个或更多测试所测试,且对于相同 的可能瑕疵特性存在两个或更多的特性点数时,使 用MAX函数将两个或更多个特性点数组合。 34.如申请专利范围第31项之装置,其中此电脑可读 取程式码更包括程式码用于:将所给定元件之特性 点数组合,以产生用于给定元件之元件点数。 35.如申请专利范围第31项之装置,其中此电脑可读 取程式码更包括程式码用于:将所给定连接之特性 点数组合,以产生用于给定连接之连接点数。 36.如申请专利范围第31项之装置,其中此电脑可读 取程式码更包括程式码用于:(i)将所有元件特性点 数组合以产生电路板元件点数,以及(ii)将所有连 接特性点数组合以产生电路板连接点数。 图式简单说明: 第1图说明用于将电路板测试范围特征化之方法; 第2图说明瑕疵范围,以及涵盖此瑕疵范围之测试 器之VENN图式; 第3图说明近端基础短路模式之应用; 第4图说明元件特性计数之典范组合; 第5图说明将电路板测试范围显示给使用者之典范 方式; 第6图说明比较用于两个测试组合之电路板测试范 围所用之方法; 第7图说明用于任意电阻器之对于测试技术之最大 理论元件PCOLA点数; 第8图说明用于任意数位装置之对于测试技术之最 大理论元件PCOLA点数;以及 第9-11图说明用于将电路板测试范围特征化之装置 之各种实施例。 |
