| 主权项 |
1.一种具有静电放电保护电路之积体电路,包括: 多数个焊垫,其包括至少一输出入垫及至少一电源 垫; 多数个静电放电单元,每一静电放电单元一对一对 应到该些焊垫之一,每一静电放电单元包括: 一第一二极体,该第一二极体之阳极连接至对应之 该焊垫; 一第二二极体,该第二二极体之阴极连接至对应之 该焊垫;以及 一静电放电钳位元件,具有一第一端与一第二端, 该第一端连接至该第一二极体之阴极,该第二端连 接至该第二二极体之阳极,当该第一端与该第二端 间加有一静电放电脉冲时,该静电放电钳位元件使 静电放电电荷由该第一端传导到该第二端; 一第一静电放电滙流排,连接至该些静电放电单元 之该第一二极体的阴极,其中,该第一静电放电滙 流排未直接连接至该积体电路内的任何电源垫;以 及 一第二静电放电滙流排,连接至该些静电放电单元 之该第二二极体的阳极。 2.如申请专利范围第1项所述之具有静电放电保护 电路之积体电路,其中,该些焊垫中包括一第一电 源垫,当该积体电路运作时,该第一电源垫系连接 至该积体电路内电压最高的电源,则该积体电路更 包括一第一金氧半电晶体,用以固定该第一静电放 电滙流排之电压,该第一金氧半电晶体之第一源/ 汲极耦接至该第一静电放电滙流排,该第一金氧半 电晶体之第二源/汲极耦接至该第一电源垫。 3.如申请专利范围第2项所述之具有静电放电保护 电路之积体电路,更包括一第三二极体,该第三二 极体之阳极耦接至该第一静电放电滙流排,该第三 二极体之阴极耦接至该第一电源垫。 4.如申请专利范围第2项所述之具有静电放电保护 电路之积体电路,其中该第一金氧半电晶体为一P 型金氧半电晶体,其闸极接地。 5.如申请专利范围第1项所述之具有静电放电保护 电路之积体电路,其中,该第二静电放电滙流排也 未直接连接至该积体电路内的任何电源垫。 6.如申请专利范围第5项所述之具有静电放电保护 电路之积体电路,其中,该些焊垫中包括一第二电 源垫,当该积体电路运作时,该第二电源垫系连接 至该积体电路内电压最低的电源,则该积体电路更 包括一第二金氧半电晶体,用以固定该第二静电放 电滙流排之电压,该第二金氧半电晶体之第一源/ 汲极耦接至该第二静电放电滙流排,该第二金氧半 电晶体之第二源/汲极耦接至该第二电源垫。 7.如申请专利范围第6项所述之具有静电放电保护 电路之积体电路,更包括一第四二极体,该第四二 极体之阴极耦接至该第二静电放电滙流排,该第四 二极体之阳极耦接至该第二电源垫。 8.如申请专利范围第1项所述之具有静电放电保护 电路之积体电路,更包括一第一接地电源垫,该第 一接地电源垫直接连接至该第二静电放电滙流排 。 9.如申请专利范围第8项所述之具有静电放电保护 电路之积体电路,该些焊垫中包括一第二接地电源 垫,该第二接地电源垫经由至少一二极体连接至该 第一接地电源垫。 10.如申请专利范围第1项所述之具有静电放电保护 电路之积体电路,其中每一该些静电放电单元放置 于对应之该焊垫之下。 11.如申请专利范围第10项所述之具有静电放电保 护电路之积体电路,其中位于该焊垫之下之该静电 放电钳位元件由接地之N型井所包围,以增加该静 电放电钳位元件之强度。 12.如申请专利范围第10项所述之具有静电放电保 护电路之积体电路,更包括一输出驱动器,其经由 一N+扩散电阻连接至该些焊垫中之该些输出入垫 之一。 13.如申请专利范围第1项所述之具有静电放电保护 电路之积体电路,其中该静电放电钳位元件为一基 底触发P型金氧半静电放电保护电路与一基底触发 N型金氧半静电放电保护电路二者择一。 14.如申请专利范围第1项所述之具有静电放电保护 电路之积体电路,其中该静电放电钳位元件为一闸 极耦合静电放电保护电路。 15.如申请专利范围第1项所述之具有静电放电保护 电路之积体电路,其中该静电放电钳位元件为一闸 极接地静电放电保护电路。 16.一种具有静电放电保护电路之积体电路,包括: 多数个焊垫,其包括至少一个输出入垫及至少一电 源垫; 多数个静电放电单元,每一静电放电单元一对一对 应到该些焊垫之一,每一静电放电单元包括: 一第一二极体,该第一二极体之阳极连接至对应之 该焊垫; 一第二二极体,该第二二极体之阴极连接至对应之 该焊垫;以及 一静电放电钳位元件,具有一第一端与一第二端, 该第一端连接至该第一二极体之阴极,该第二端连 接至该第二二极体之阳极,当该第一端与该第二端 间加有一静电放电脉冲时,该静电放电钳位元件使 静电放电电荷由该第一端传导到该第二端; 一第一静电放电滙流排,连接至该些静电放电单元 之该第一二极体的阴极;以及 一第二静电放电滙流排,连接至该些静电放电单元 之该第二二极体的阳极,其中,该第二静电放电滙 流排未直接连接至该积体电路内的任何电源垫。 17.如申请专利范围第16项所述之具有静电放电保 护电路之积体电路,其中,该些焊垫中包括一负电 源垫,当该积体电路运作时,该负电源垫系连接至 该积体电路内电压最低的电源,则该积体电路更包 括一金氧半电晶体,用以固定该第二静电放电滙流 排之电压,该金氧半电晶体之第一源/汲极耦接至 该第二静电放电滙流排,该金氧半电晶体之第二源 /汲极耦接至该负电源垫。 18.如申请专利范围第17项所述之具有静电放电保 护电路之积体电路,更包括一第三二极体,该第三 二极体之阴极耦接至该第二静电放电滙流排,该第 三二极体之阳极耦接至该负电源垫。 19.如申请专利范围第16项所述之具有静电放电保 护电路之积体电路,更包括一正电源垫,该正电源 垫直接连接至该第一静电放电滙流排。 20.如申请专利范围第16项所述之具有静电放电保 护电路之积体电路,其中每一该些静电放电单元放 置于对应之该焊垫之下。 21.如申请专利范围第20项所述之具有静电放电保 护电路之积体电路,其中位于该焊垫之下之该静电 放电钳位元件由接地之N型井所包围,以增加该静 电放电钳位元件之强度。 22.如申请专利范围第20项所述之具有静电放电保 护电路之积体电路,更包括一输出驱动器,其经由 一N+扩散电阻连接至该些焊垫中之该些输出入垫 之一。 23.如申请专利范围第16项所述之具有静电放电保 护电路之积体电路,其中该静电放电钳位元件为一 基底触发P型金氧半静电放电保护电路一基底触发 N型金氧半静电放电保护电路二者择一。 24.如申请专利范围第16项所述之具有静电放电保 护电路之积体电路,其中该静电放电钳位元件为一 闸极耦合静电放电保护电路。 25.如申请专利范围第16项所述之具有静电放电保 护电路之积体电路,其中该静电放电钳位元件为一 闸极接地静电放电保护电路。 图式简单说明: 图1绘示本发明实施例中之一种静电放电单元及其 相对应之焊垫的电路图。 图2A至2D绘示图1中之静电放电钳位元件的各种实 施例的电路图。 图3A与3B绘示在脚位到脚位模式ESD测试下,本发明 实施例中的静电放电连续路径的静电电荷流向图 。 图4绘示本发明一实施例之一种具有静电放电保护 电路之积体电路的电路图。 图5绘示本发明另一实施例之一种具有静电放电保 护电路之积体电路的电路图。 图6绘示本发明再一实施例之一种具有静电放电保 护电路之积体电路的电路图。 |
