| 主权项 |
1.一种频率合成器,其包括: 一相位侦测器,用以比较一输入参考时脉与一回授 信号之相位差,以产生一差値信号; 一充电泵,用以接收来自该相位侦测器之该差値信 号,以提升该差値信号之电压; 一回路滤波器,用以接收来自该充电泵之具有提升 电压之差値信号,过滤不必要之高频杂讯或电源杂 讯,以产生一控制电压; 一电压控制延迟链线模组,用以依据该回路滤波器 之该控制电压,产生延迟,并输出复数个具有不同 相位之时脉信号; 一正缘集合器,用以将该电压控制延迟链线模组之 复数个时脉信号,转换为复数个脉冲信号;及 一输出信号产生器,用以选定该等脉冲信号之一脉 冲信号,以产生一输出信号。 2.如申请专利范围第1项之频率合成器,其系由半导 体制程之积体电路所组成。 3.如申请专利范围第1项之频率合成器,其中该电压 控制延迟链线模组具有复数个延迟链单元及复数 个解多工器,其中该等延迟链单元及该等解多工器 系交替排列。 4.如申请专利范围第1或3项之频率合成器,其中该 电压控制延迟链线模组另包括一电流镜电路,该电 流镜电路之电流大小系以该回路滤波器之该控制 电压来控制。 5.如申请专利范围第1或3项之频率合成器,其中该 电压控制延迟链线模组另包括一电流镜电路,该电 流镜电路具有一电压源,用以供应一起始电压,该 起始电压设定为该回路滤波器之该控制电压之工 作范围之中点。 6.如申请专利范围第3项之频率合成器,其中第奇数 个解多工器系由一固定信号所控制,第偶数个解多 工器系由一第一控制信号控制,用以决定回授至该 相位侦测器之该回授信号之周期。 7.如申请专利范围第1项之频率合成器,其中该正缘 集合器包括复数个D型正反器组及复数个多工器, 一D型正反器组控制一多工器,每一个正反器组包 括一第一D型正反器及一第二D型正反器,该第一D型 正反器系自我回授而锁定,该第二D型正反器输出 控制该多工器,以决定该第一D型正反器之一正信 号端或一负信号端作为该第二D型正反器之输出, 且该等脉冲信号之数目为该等时脉信号数目之一 半。 8.如申请专利范围第7项之频率合成器,其中该第一 D型正反器之该正信号端连接至该第二D型正反器 之一信号输入端。 9.如申请专利范围第7项之频率合成器,其中该第一 D型正反器及第二D型正反器之一时脉触发端系由 相对应之该电压控制延迟链线模组之延迟链单元 之输出时脉信号所触发。 10.如申请专利范围第1项之频率合成器,其中该输 出信号产生器包括一电流供应单元及复数个输出 信号产生单元,每一个输出信号产生单元系由一第 二选择信号所控制,以选定该正缘集合器之该等脉 冲信号之一脉冲信号,为倍频后之一输出时脉信号 。 11.如申请专利范围第1项之频率合成器,其中该电 流供应单元系为一pseudo-N架构。 12.如申请专利范围第1项之频率合成器,其中该相 位侦测器系为一相位频率侦测器。 图式简单说明: 图一、习知技术(PLL之倍频方法); 图二、本发明之较佳实施例; 图三、电压控制延迟链线之电路图; 图四、正缘集合器之说明例; 图五、输出信号产生器电路图; 图六、Vctrl与输出频率; 图七、当fref=200 MHz,输出为七倍之波形图; 图八、当fref=150 MHz,输出为八倍之波形图; 图九、当fref=150 MHz,输出为八倍提升为十倍之波形 变化图; 图十、当fref=200 MHz,输出为七倍之频谱; 图十一、最长之锁定时间图; 图十二、最大电压工作范围与输出频率图; |
