| 摘要 |
Ein Verfahren zum Entwickeln eines physikalischen Layouts eines elektronischen Bauelements in einem logischen Analogsystem mit Datenbusverbindung, das Folgendes aufweist: Das Bereitstellen eines logischen Analogsystems mit Datenbusverbindung als Software-implementiertes Kanalsimulationsmodell, das Folgendes aufweist: Einen Bitmustergenerator zum Generieren von Bitmustern; ein elektronisches Bauelement, dessen physikalisches Layout bestimmt werden soll, indem es als eine durch Modellparamter charakterisierte Black Box modelliert wird; einen Bitmusteranalysator zum Analysieren einer Bitfehlerrate des Bitmusters; das Senden eines Eingangsbitmusters durch die Black Box zum Erstellen eines Ausgangsbitmusters, wobei das Ausgangsbitmuster mit dem Eingangsbitmuster verglichen wird, um eine Bitfehlerrate zu ermitteln; und das Variieren der Modellparameter und die Wiederholung des Prozesses, bis die ermittelte Bitfehlerrate unter einem festgelegten Wert liegt, um wenigstens eine kritische Modellparametergrenze zu bestimmen.
|
