| 主权项 |
1.一种薄型多层式PCB结构,其主要包含有数电路布 线单元,各电路布线单元包含有一具可挠性之绝缘 层以及两图案化之铜箔层分别覆设于该绝缘层之 上、下表面,于相邻之两电路布线单元间并设有内 胶合层。 2.如申请专利范围第1项所述之薄型多层式PCB结构, 其中,该绝缘层系为PI绝缘层。 3.如申请专利范围第1项所述之薄型多层式PCB结构, 其中,该绝缘层系为PET绝缘层。 4.如申请专利范围第1项所述之薄型多层式PCB结构, 其中内胶合层为改性过之材料以增加硬度。 5.如申请专利范围第1至3项之任一项所述之薄型多 层式PCB结构,其中,该绝缘层之厚度为10至25m。 6.如申请专利范围第1至3项之任一项所述之薄型多 层式PCB结构,其中,该铜箔层之厚度为8至13m。 7.如申请专利范围第1至3项之任一项所述之薄型多 层式PCB结构,其中,该绝缘层之厚度为10至25m,且 该铜箔层之厚度为8至13m。 8.如申请专利范围第1至3项之任一项所述之薄型多 层式PCB结构,其中,位于最上端与最下端之两电路 布线单元之外表面尚分别覆设有一外胶合层,且于 该两外胶合层之外表面上尚分别覆设有一铜箔表 覆层。 9.如申请专利范围第5项所述之薄型多层式PCB结构, 其中,位于最上端与最下端之两电路布线单元之外 表面尚分别覆设有一外胶合层,且于该两外胶合层 之外表面上尚分别覆设有一铜箔表覆层。 10.如申请专利范围第6项所述之薄型多层式PCB结构 ,其中,位于最上端与最下端之两电路布线单元之 外表面尚分别覆设有一外胶合层,且于该两外胶合 层之外表面上尚分别覆设有一铜箔表覆层。 11.如申请专利范围第7项所述之薄型多层式PCB结构 ,其中,位于最上端与最下端之两电路布线单元之 外表面尚分别覆设有一外胶合层,且于该两外胶合 层之外表面上尚分别覆设有一铜箔表覆层。 12.如申请专利范围第1至3项之任一项所述之薄型 多层式PCB结构,其中,该薄型多层式PCB结构其具有 三电路布线单元。 13.如申请专利范围第5项所述之薄型多层式PCB结构 ,其中,该薄型多层式PCB结构其具有三电路布线单 元。 14.如申请专利范围第6项所述之薄型多层式PCB结构 ,其中,该薄型多层式PCB结构其具有三电路布线单 元。 15.如申请专利范围第7项所述之薄型多层式PCB结构 ,其中,该薄型多层式PCB结构其具有三电路布线单 元。 图式简单说明: 第一图:为本创作薄型多层式PCB结构第一较佳实施 例之剖面图。 第二图:为本创作薄型多层式PCB结构第二较佳实施 例之剖面图。 第三图:为习知多层式PCB结构之剖面图。 |
