| 主权项 |
1.一种记忆体模组,包含: 一模组基板; 复数个球格阵列封装件,其系设置于该模组基板上 ,每一球格阵列封装件系包含有一封装基板、一记 忆体晶片、一封胶体以及复数个球形接点,其中该 封装基板系具有一上表面、一下表面以及至少一 基板侧面,该记忆体晶片系设置于该封装基板之该 上表面,该封胶体系形成于该封装基板之该上表面 且显露出该基板侧面,而该些球形接点系接合于该 封装基板之该下表面;以及 复数个封止胶,其系形成于该模组基板上且在该些 球格阵列封装件之周边,以覆盖对应之该些球格阵 列封装件之该些显露基板侧面。 2.如申请专利范围第1项所述之记忆体模组,其中该 些封止胶系配合对应之该些球格阵列封装件之该 些封胶体完全密封该些封装基板。 3.如申请专利范围第1项所述之记忆体模组,其中该 些封止胶系黏接对应之该些球格阵列封装件至该 模组基板。 4.如申请专利范围第1项所述之记忆体模组,其中该 些记忆体晶片系为频率高达500MHz以上之DDR2(Double Data Rate 2,双倍资料速率)动态随机存取记忆体晶片 。 5.如申请专利范围第1项所述之记忆体模组,其中该 些球格阵列封装件系具有晶片尺寸封装(Chip Scale Package, CSP)型态。 6.如申请专利范围第1项所述之记忆体模组,其中该 些球形接点系为锡球。 7.如申请专利范围第1项所述之记忆体模组,其中该 些封止胶系不覆盖至该些封胶体之复数个顶面。 8.如申请专利范围第1项所述之记忆体模组,其中该 些封止胶系为液态涂敷之填充胶体。 9.如申请专利范围第1项所述之记忆体模组,其中该 些封止胶之间系不相互连接。 图式简单说明: 第1图:习知记忆体模组之截面示意图。 第2图:依据本发明之一具体实施例,一种再封装球 格阵列封装之记忆体模组之截面示意图。 第3图:依据本发明之一具体实施例,该记忆体模组 之正面示意图。 |
