发明名称 防静电之电路板结构及其制造方法
摘要 一种防静电之电路板结构及其制造方法,其结构主要系包括:一电路板,其上具有至少一线路层,且该线路层具有复数个电性连接垫;一绝缘层,系形成在电路板之至少一表面,并且覆盖该线路层,且该绝缘层具有复数个相对于该电性连接垫的第一开口,使该电性连接垫外露;一防护层,系形成在绝缘层上,且该防护层具有复数个相对于该电性连接垫的第二开口,使该电性连接垫外露;以及一防焊层,系形成在防护层及绝缘层上,而该防焊层上具有复数个第三开口,该第三开口相对于电路板的电性连接垫,使该电性连接垫外露,又在该防焊层上形成至少一第四开口,以外露出部份防护层,提供该防护层上之静电得以连接至外部结构作接地。而得藉由该防护层吸收静电,并将静电导引至外部结构,俾以消除静电,以避免对接置在电路板上的半导体元件造成损坏。
申请公布号 TWI281247 申请公布日期 2007.05.11
申请号 TW094101974 申请日期 2005.01.24
申请人 全懋精密科技股份有限公司 发明人 许诗滨
分类号 H01L23/60(2006.01) 主分类号 H01L23/60(2006.01)
代理机构 代理人 陈昭诚 台北市中正区博爱路35号9楼
主权项 1.一种防静电之电路板结构,包括: 一电路板,其上具有至少一线路层,且该线路层具 有复数个电性连接垫; 一绝缘层,系形成在电路板之至少一表面,并且覆 盖该线路层,且该绝缘层具有复数个相对于该电性 连接垫的第一开口,使该电性连接垫外露; 一防护层,系形成在绝缘层上,且该防护层具有复 数个相对于该电性连接垫的第二开口,使该电性连 接垫外露;以及 一防焊层,系形成在防护层及绝缘层上,而该防焊 层上具有复数个第三开口,该第三开口相对于电路 板的电性连接垫,使该电性连接垫外露。 2.如申请专利范围第1项之电路板结构,其中,该防 焊层上形成至少一第四开口,以外露出部份防护层 ,使该防护层作接地。 3.如申请专利范围第1项之电路板结构,其中,该电 路板形成至少一导通孔(plating through hole, PTH),且该 导通孔连接防护层,使该防护层藉由导通孔作接地 。 4.如申请专利范围第1项之电路板结构,其中,该防 护层系为金属、合金及有机导电材料其中之一者 。 5.如申请专利范围第1项之电路板结构,其中,该防 护层系为有机材料与金属之混合物。 6.如申请专利范围第1项之电路板结构,其中,该防 护层藉由防焊层之第四开口以将防护层上之静电 接至外部作接地。 7.一种防静电之电路板结构,包括: 一电路板,其上具有至少一线路层,且该线路层具 有复数个电性连接垫;以及 一静电防护层,系形成在线路层上,且该静电防护 层具有复数个相对于该电性连接垫的第一开口,使 该电性连接垫外露。 8.如申请专利范围第7项之电路板结构,其中,该静 电防护层具有抗焊及抗静电之作用。 9.一种防静电之电路板制造方法,包括: 提供一电路板,于该电路板上具有至少一线路层, 且该线路层具有复数个电性连接垫; 于该电路板之至少一表面上形成一绝缘层,并覆盖 该电性连接垫,于该绝缘层上形成相对于该电性连 接垫的第一开口,使该电性连接垫外露; 于该绝缘层上形成一防护层,并于该防护层上相对 于各个电性连接垫上方形成一第二开口,使该电性 连接垫外露;以及 于该防护层及未被该防护层所覆盖之绝缘层上形 成一防焊层,并于该防焊层上相对于各个电性连接 垫上方形成一第三开口,使该电性连接垫外露。 10.如申请专利范围第9项之制造方法,其中,该防焊 层上形成至少一第四开口,以外露出部份防护层。 11.如申请专利范围第9项之制造方法,其中,该电路 板形成至少一导通孔(plating through hole, PTH),且该导 通孔连接防护层,使该防护层藉由导通孔作接地。 12.如申请专利范围第9项之制造方法,其中,该防护 层系为金属、合金及有机导电材料其中之一者。 13.如申请专利范围第9项之制造方法,其中,该防护 层系为有机材料与金属之混合物。 14.如申请专利范围第9项之制造方法,其中,该防护 层藉由防焊层之第四开口以接至外部作接地。 15.一种防静电之电路板制造方法,包括: 提供一电路板,于该电路板上具有至少一线路层, 且该线路层具有复数个电性连接垫;以及 于该线路层上形成一静电防护层,并于该静电防护 层上相对于各个电性连接垫上方形成一第一开口, 使该电性连接垫外露。 16.如申请专利范围第15项之制造方法,其中,该静电 防护层具有抗焊及抗静电之作用。 图式简单说明: 第1图系为本国专利公告第508769号之上视图; 第2A图及第2B图系为本国专利公告第508769号之剖视 图; 第3A图至第3E图系为本发明防静电之电路板结构及 其制造方法的剖面示意图; 第4图系为本发明防静电之电路板结构及其制造方 法的另一实施剖面示意图;以及 第5A图至第5B图系为本发明防静电之电路板结构及 其制造方法的另一实施剖面示意图。
地址 新竹市科学园区力行路6号