| 主权项 |
1.一种闸控时脉逻辑电路,包括: 一脉冲发生器,产生脉冲讯号以回应时脉讯号;以 及 一预充电闩锁器,产生闸控时脉讯号以回应时脉讯 号、脉冲讯号以及控制讯号。 2.如申请专利范围第1项所述之闸控时脉逻辑电路, 其中脉冲发生器启动脉冲讯号以回应时脉讯号的 转换。 3.如申请专利范围第2项所述之闸控时脉逻辑电路, 其中当时脉讯号无效时,预充电闩锁器使闸控时脉 讯号保持在无效电位。 4.如申请专利范围第3项所述之闸控时脉逻辑电路, 其中当时脉讯号有效时,预充电闩锁器启动闸控时 脉讯号以回应脉冲讯号及控制讯号的启动。 5.如申请专利范围第4项所述之闸控时脉逻辑电路, 其中当时脉讯号有效时预充电闩锁器启动闸控时 脉讯号以回应脉冲讯号与控制讯号的同时启动。 6.如申请专利范围第4项所述之闸控时脉逻辑电路, 其中当时脉讯号有效且脉冲讯号或控制讯号未被 启动时,预充电闩锁器把闸控时脉讯号闩锁在有效 电位上。 7.如申请专利范围第1项所述之闸控时脉逻辑电路, 其中预充电闩锁器包括: 一第一电晶体,连接于第一电源与一内节点之间, 其操作以回应时脉讯号; 第二与第三电晶体,串联于内节点与第二电源之间 ,其操作以分别回应脉冲讯号与控制讯号;以及 一反相器,输出闸控时脉讯号以回应内节点的电压 电位。 8.如申请专利范围第7项所述之闸控时脉逻辑电路, 其中预充电闩锁器又包括一第四电晶体,其连接于 第二、第三电晶体之连接点与第二电源之间,操作 以回应另一控制讯号。 9.如申请专利范围第7项所述之闸控时脉逻辑电路, 其中预充电闩锁器又包括一第四电晶体,其连接于 第三电晶体与第二电源之间,操作以回应另一控制 讯号。 10.如申请专利范围第7项所述之闸控时脉逻辑电路 ,其中预充电闩锁器又包括一回馈保持器,用来保 持内节点的电压电位。 11.如申请专利范围第10项所述之闸控时脉逻辑电 路,其中回馈保持器包括: 一第四电晶体,连接于第一电源与内节点之间; 一第五电晶体,连接于内节点与第二电源之间;以 及 一第二反相器,连接到内节点, 其中第四与第五电晶体受第二反相器之输出讯号 的控制。 12.如申请专利范围第11项所述之闸控时脉逻辑电 路,其中回馈保持器又包括一第六电晶体,其连接 于内节点与第五电晶体之间,操作以回应时脉讯号 。 13.如申请专利范围第11项所述之闸控时脉逻辑电 路,其中回馈保持器又包括一第六电晶体,其连接 于第四电晶体与内节点之间,操作以回应脉冲讯号 。 14.如申请专利范围第11项所述之闸控时脉逻辑电 路,其中回馈保持器又包括: 一第六电晶体,其连接于内节点与第五电晶体之间 ,操作以回应时脉讯号;以及 一第七电晶体,其连接于第四电晶体与内节点之间 ,操作以回应脉冲讯号。 15.如申请专利范围第7项所述之闸控时脉逻辑电路 ,其中预充电闩锁器又包括: 一第四电晶体,连接于第一电源与内节点之间,操 作以回应闸控时脉讯号;以及 一第五电晶体,连接于内节点与第二电源之间,操 作以回应闸控时脉讯号。 16.如申请专利范围第15项所述之闸控时脉逻辑电 路,其中预充电闩锁器又包括一第六电晶体,其连 接于内节点与第五电源之间,操作以回应时脉讯号 。 17.如申请专利范围第15项所述之闸控时脉逻辑电 路,其中预充电闩锁器又包括一第六电晶体,其连 接于第四电晶体与内节点之间,操作以回应脉冲讯 号。 18.如申请专利范围第15项所述之闸控时脉逻辑电 路,其中预充电闩锁器又包括: 一第六电晶体,其连接于内节点与第五电晶体之间 ,操作以回应时脉讯号;以及 一第七电晶体,其连接于第四电晶体与内节点之间 ,操作以回应脉冲讯号。 19.如申请专利范围第1项所述之闸控时脉逻辑电路 ,其中: 预充电闩锁器构造以产生闸控时脉讯号以回应时 脉讯号、脉冲讯号、第一控制讯号、以及第二控 制讯号;以及 该预充电闩锁电路包括: 一第一电晶体,连接于第一电源与一内节点之间, 操作以回应时脉讯号; 第二与第三电晶体,串联于内节点与第二电源之间 ,操作以分别回应脉冲讯号与第一控制讯号; 第四电晶体,连接于第二、第三电晶体之连接点与 第二电源之间,操作以回应第二控制讯号;以及 一反相器,输出闸控时脉讯号以回应内节点的电压 电位。 20.如申请专利范围第19项所述之闸控时脉逻辑电 路,其中预充电闩锁器又包括一回馈保持器,用来 保持内节点的电压电位。 21.如申请专利范围第20项所述之闸控时脉逻辑电 路,其中第一电晶体包括一PMOS电晶体,第二到第四 电晶体包括NMOS电晶体。 22.如申请专利范围第1项所述之闸控时脉逻辑电路 ,其中脉冲发生器包括: 第一与第二预充电电晶体,配置以当时脉讯号无效 时对第一与第二内节点进行预先充电; 第一与第二放电电晶体,配置以对第一与第二内节 点进行放电以回应时脉讯号的启动;以及 一回馈保持电路,配置以对第一与第二内节点进行 预先充电以回应脉冲讯号的启动。 23.一种闸控时脉逻辑电路,包括: 产生脉冲讯号以回应时脉讯号的装置;以及 产生闸控时脉讯号以回应时脉讯号、脉冲讯号、 以及控制讯号的装置。 24.如申请专利范围第23项所述之闸控时脉逻辑电 路,其中产生脉冲讯号的装置包括启动脉冲讯号以 回应时脉讯号之转换的装置。 25.如申请专利范围第23项所述之闸控时脉逻辑电 路,其中产生闸控时脉讯号的装置包括当时脉讯号 无效时使闸控时脉讯号保持为无效电位的装置。 26.如申请专利范围第23项所述之闸控时脉逻辑电 路,其中产生闸控时脉讯号的装置包括当时脉讯号 有效时用来启动闸控时脉讯号以回应脉冲讯号之 启动与控制讯号的装置。 27.一种闸控时脉逻辑电路,包括: 一脉冲发生器,产生脉冲讯号以回应时脉讯号;以 及 一预充电闩锁器,产生闸控时脉讯号以回应时脉讯 号、脉冲讯号、以及第一控制讯号, 其中预充电闩锁器包括: 一第一PMOS电晶体,其具有一源极连接到第一电源 、一汲极连接到一内节点、以及一闸极连接以接 收时脉讯号; 一第一NMOS电晶体,其具有一汲极连接到内节点、 一源极与一闸极连接以接收脉冲讯号; 一第二NMOS电晶体,其具有一汲极连接到第一NMOS电 晶体的汲极、一源极连接到第二电源、以及一闸 极连接到第一控制讯号; 一第一反相器,具有一输入端连接到内节点、以及 一输出端以输出闸控时脉讯号; 一第二PMOS电晶体,其具有一源极连接到第一电源 、一汲极连接到内节点、以及一闸极连接以回应 内节点;以及 一第三NMOS电晶体,其具有一汲极连接到内节点、 一源极连接到第二电源、以及一闸极连接以回应 内节点。 28.如申请专利范围第27项所述之闸控时脉逻辑电 路,又包括一第二反相器,其具有一输入端连接到 内节点,以及一输出端连接到第二PMOS电晶体与第 三NMOS电晶体的闸极。 29.如申请专利范围第27项所述之闸控时脉逻辑电 路,其中第一反相器的输出端连接到第二PMOS电晶 体与第三NMOS电晶体的闸极。 30.如申请专利范围第27项所述之闸控时脉逻辑电 路,又包括一第四NMOS电晶体,其具有一汲极连接到 第一NMOS电晶体的汲极、一源极连接到第二电源、 以及一闸极连接以接收第二控制讯号。 31.如申请专利范围第27项所述之闸控时脉逻辑电 路,又包括一第三PMOS电晶体,其具有一源极连接到 第二PMOS电晶体的汲极、一汲极连接到内节点、以 及一闸极连接以接收脉冲讯号。 32.如申请专利范围第27项所述之闸控时脉逻辑电 路,又包括一第四NMOS电晶体,其具有一汲极连接到 内节点、一源极连接到第三NMOS电晶体的汲极、以 及一闸极连接以接收时脉讯号。 图式简单说明: 图1是一种传统闸控时脉逻辑电路的电路图。 图2是根据本专利内容之发明原理提出的一种闸控 时脉逻辑电路之一实施例的示意方块图。 图3是根据本专利内容之发明原理提出的一种脉冲 发生器之一实施例的电路图。 图4到15是根据本专利内容之发明原理提出的预充 电闩锁器之实施例的电路图。 |
