发明名称 积体电路基板之黏接垫结构
摘要 本发明提供一种提供一积体电路晶片,其中此晶片包括一黏接垫结构。此黏接垫结构包括一黏接垫、一第一金属板和一第二金属板。此第一金属板位于黏接垫下方。此第一金属板具有一第一外观面积。第二金属板位于第一金属板下方。因此,第一金属板和第二金属板聚积而成之顶视外型区域大于第一金属板之第一外观面积。此第二金属板亦具有一第二外观面积,其面积系实质上大于或等于此第一外观面积。一第一垂直轴系从第一金属板之质量中心延展而出,且第二金属板之质量中心系侧偏于第一垂直轴。
申请公布号 TWI281242 申请公布日期 2007.05.11
申请号 TW094135258 申请日期 2005.10.07
申请人 台湾积体电路制造股份有限公司 发明人 陈宪伟
分类号 H01L23/48(2006.01) 主分类号 H01L23/48(2006.01)
代理机构 代理人 蔡坤财 台北市中山区松江路148号11楼
主权项 1.一至少包含一黏接垫结构之积体电路晶片,其中 该黏接垫结构至少包括: 一黏接垫; 一第一金属板位于该黏接垫下方,其中该第一金属 板具有一第一外观面积;以及 一第二金属板位于该第一金属板下方,其中该第一 金属板和该第二金属板聚积而成之顶视外观面积 大于该第一金属板之该第一外观面积。 2.如申请专利范围第1项所述之积体电路晶片,其中 该第二金属板具有一第二外观面积,该第二外观面 积实质上大于或等于该第一外观面积。 3.如申请专利范围第2项所述之积体电路晶片,其中 一第一垂直轴从该第一金属板之质量中心延展而 出,该第二金属板之质量中心系侧偏于该第一垂直 轴。 4.如申请专利范围第1项所述之积体电路晶片,其中 该黏接垫结构更包含一第三金属板系位于第二金 属板下方,其中该第一、该第二和该第三金属板聚 积而成之顶视外观面积大于该第一金属板之该第 一外观面积。 5.如申请专利范围第1项所述之积体电路晶片,其中 该黏接垫结构更包含一第三金属板系位于第二金 属板下方,其中该第一、该第二和该第三金属板聚 积而成之顶视外观面积大于该第一金属板之该第 一外观面积,且该第一、该第二和该第三金属板聚 积而成之顶视外观面积大于该第二金属板之该第 二外观面积。 6.如申请专利范围第1项所述之积体电路晶片,其中 该黏接垫结构更包含一第三金属板系位于第二金 属板下方,其中该第一、该第二和该第三金属板聚 积而成之顶视外观面积大于该第一金属板之该第 一外观面积,且该第一、该第二和该第三金属板聚 积而成之顶视外观面积大于该第二金属板之该第 二外观面积,且该第一、该第二和该第三金属板聚 积而成之顶视外观面积大于该第三金属板之该第 三外观面积。 7.如申请专利范围第1项所述之积体电路晶片,其中 该第一金属板具有一中空部分。 8.如申请专利范围第1项所述之积体电路晶片,其中 该第一金属板具有形成于其中之缝隙。 9.如申请专利范围第1项所述之积体电路晶片,其中 该第一金属板为实心构造。 10.如申请专利范围第1项所述之积体电路晶片,其 中该黏接垫结构更包含连接洞位于该第一金属板 和该第二金属板间。 11.如申请专利范围第1项所述之积体电路晶片,其 中该黏接垫具有一黏接垫外观面积,且其中该第一 外观面积实质上等于或大于该黏接垫外观面积。 12.如申请专利范围第1项所述之积体电路晶片,更 包含至少部分之积体电路系位于黏接垫结构下方 。 13.如申请专利范围第1项所述之积体电路晶片,其 中该黏接垫、该第一金属板和该第二金属板系电 性连接。 14.一至少包含一黏接垫结构之积体电路晶片,其中 该黏接垫结构至少包括: 一黏接垫; 一第一金属板位于该黏接垫下方,其中一第一垂直 轴从该第一金属板之质量中心延展而出;以及 一第二金属板位于该第一金属板下方,其中该第二 金属板之质量中心系侧偏于该第一垂直轴。 15.如申请专利范围第14项所述之积体电路晶片,其 中该第一金属板具有一第一外观面积,该第二金属 板具有一第二外观面积,该第二外观面积实质上大 于或等于该第一外观面积。 16.如申请专利范围第15项所述之积体电路晶片,其 中一第二垂直轴从该第二金属板之质量中心延展 而出,且其中该黏接垫结构更包含一第三金属板系 位于第二金属板下方,该第三金属板具有一第三外 观面积,该第三外观面积系实质上大于或等于该第 一外观面积,且该第三金属板之质量中心系侧偏于 该第一垂直轴,该第三外观面积面积系实质上大于 或等于该第二外观面积,且该第三金属板之质量中 心系侧偏于该第二垂直轴,且其中该第一、该第二 和该第三金属板聚积而成之顶视外观面积大于该 第三外观面积。 17.一至少包含一黏接垫结构之积体电路晶片,其中 该黏接垫结构至少包括: 一黏接垫; 一第一金属板位于该黏接垫下方,其中该第一金属 板具有一第一外观面积; 一第二金属板位于该第一金属板下方,其中该第二 金属板具有一第二外观面积,该第二外观面积大于 该第一外观面积;以及 一第三金属板位于该第二金属板下方,其中该第三 金属板具有一第三外观面积,该第三外观面积大于 该第二外观面积。 18.如申请专利范围第17项所述之积体电路晶片,其 中一第一垂直轴从该第一金属板之质量中心延展 而出且穿越该第二金属板之质量中心。 19.如申请专利范围第17项所述之积体电路晶片,其 中该黏接垫结构更包含第一组连接洞位于该第一 金属板和该第二金属板间。 20.如申请专利范围第17项所述之积体电路晶片,其 中该黏接垫具有一黏接垫外观面积,且其中该第一 外观面积实质上等于或大于该黏接垫外观面积。 图式简单说明: 第1图所示为一具有可替换黏接垫结构之部分积体 电路晶片之剖视图,于黏接垫下方设计有一电路结 构; 第2图所示为第1图之黏接垫结构中,不同层中之金 属板结构上视图; 第3图所示为根据本发明第一实施例之一具有黏接 垫结构之部分积体电路晶片之剖视图; 第4图所示为第3图之黏接垫结构中,位于不同层中 之金属板结构上视图; 第5图所示为根据本发明第二实施例之一具有黏接 垫结构之部分积体电路晶片之剖视图; 第6图所示为第5图之黏接垫结构中,位于不同层中 之金属板结构上视图; 第7A至第7G图所示为可用于本发明任一实施例之黏 接垫结构中之一些金属板形状和其设计之上视图; 以及 第8图所示为根据本发明之实施例,藉由增加效率 面积使得黏接垫结构强度增进之百分率图。
地址 新竹市新竹科学工业园区力行六路8号