| 主权项 |
1.一种可降低导通电阻之功率半导体结构的制造 方法,包括下列步骤: 提供一基板; 形成一第一传导型态之磊晶区域于该基板的上端; 形成一闸极区域于该磊晶区域的上端; 形成一个或复数个第二传导型态之体区域于该磊 晶区域的顶部; 形成复数个源极区域于该体区域的顶部;其中该体 区域的上表面设有一通道区域,该通道区域系被遮 蔽于该闸极区域的下端;以及 利用具倾斜植入角度及可选择植入深度之离子植 入方式,将第一传导型态之不纯物倾斜植入(或扩 散至)受接面场效电晶体(JFET)影响之磊晶区域内, 以形成一第一传导型态之中浓度磊晶区域,且该不 纯物将受到该闸极区域的阻挡,而不会直接植入该 通道区域; 藉此,该通道区域将不受该不纯物增加量的影响, 且在启始电压不会改变的条件下,可缩短该通道区 域的长度,并可增加该磊晶区域顶部的浓度。 2.如申请专利范围第1项所述之可降低导通电阻之 功率半导体结构的制造方法,其中该功率半导体结 构系为n型通道之双扩散金属氧化半导体(DMOS)结构 ,且该基板为第一传导型态之高浓度汲极区域,该 第一传导型态为n型,第二传导型态为p型。 3.如申请专利范围第1项所述之可降低导通电阻之 功率半导体结构的制造方法,其中该功率半导体结 构系为p型通道之双扩散金属氧化半导体(DMOS)结构 ,且该基板为第一传导型态之高浓度汲极区域,该 第一传导型态为p型,该第二传导型态为n型。 4.如申请专利范围第1项所述之可降低导通电阻之 功率半导体结构的制造方法,其中该功率半导体结 构系为绝缘闸双极性电晶体(IGBT)结构,且该基板为 第二传导型态之高浓度汲极区域。 5.一种可降低导通电阻之功率半导体结构,包括: 一基板; 一第一传导型态之磊晶区域,系形成于该基板的上 端; 一闸极区域,系形成于该磊晶区域的上端; 一个或复数个第二传导型态之体区域,系形成于该 磊晶区域的顶部; 复数个源极区域,系形成于该体区域的顶部;其中 该体区域的上表面设有一通道区域,该通道区域系 被遮蔽于该闸极区域的下端;以及 一第一传导型态之中浓度磊晶区域,系利用具倾斜 植入角度及可选择植入深度之离子植入方式,形成 于受接面场效电晶体(JFET)影响之磊晶区域内。 6.如申请专利范围第5项所述之可降低导通电阻之 功率半导体结构,其中该基板为第一传导型态之高 浓度汲极区域,该第一传导型态为n型,第二传导型 态为p型,以形成n型通道之双扩散金属氧化半导体( DMOS)结构。 7.如申请专利范围第5项所述之可降低导通电阻之 功率半导体结构,其中该基板为第一传导型态之高 浓度汲极区域,该第一传导型态为p型,该第二传导 型态为n型,以形成p型通道之双扩散金属氧化半导 体(DMOS)结构。 8.如申请专利范围第5项所述之可降低导通电阻之 功率半导体结构,其中该基板为第二传导型态之高 浓度汲极区域,以形成绝缘闸双极性电晶体(IGBT)结 构。 9.如申请专利范围第5项所述之可降低导通电阻之 功率半导体结构,其中该闸极区域系包括一绝缘层 及一多晶矽结构。 10.如申请专利范围第5项所述之可降低导通电阻之 功率半导体结构,其中该体区域系包括一高浓度体 区域及一低浓度体区域。 图式简单说明: 第一图:系为习知双扩散金属氧化半导体(DMOS)结构 的一般构造图; 第二图:系为习知受到JEFT IMP影响而使通道区域浓 度变淡的示意图; 第三A图至第三E图:系根据本发明之制造方法,而降 低双扩散金属氧化半导体(DMOS)之导通电阻的制造 顺序图;以及 第四图:系利用第三A图至第三E图所制造而成之可 降低导通电阻的双扩散金属氧化半导体结构。 |
