| 主权项 |
1.一种半导体元件之制造方法,包括下列步骤: 提供一第一和第二型态MOSFET元件,其具有分别之第 一极性和与第一极性相对之第二极性,该第一极性 与该第二极性系选自下列族群:位于一半导体基底 上之P型态和N型态; 形成一第一应力氮化层于该第一和第二MOSFET元件 主动区域上方,该第一应力氮化层具有一第一应力 型态,该第一应力型态系选自下列族群:压应力和 张应力; 移除该位于该第二MOSFET元件主动区域上方之第一 应力氮化层; 形成一第二应力氮化层于该第一和第二MOSFET元件 主动区域上方,该第二应力氮化层具有一第二应力 型态,该第二应力型态系相对于该第一应力型态; 移除该位于该第一MOSFET元件主动区域上方之第二 应力氮化层;及 形成一介电绝缘层,于该第一和第二MOSFET元件主动 区域上方,该介电绝缘层之应力程度绝对値小于该 第一应力氮化层和该第二应力氮化层任一之应力 程度绝对値。 2.如申请专利范围第1项所述之半导体元件之制造 方法,其中该第一应力氮化层和第二应力氮化层系 藉由混合频率电浆化学气相沉积法PECVD形成。 3.如申请专利范围第2项所述之半导体元件之制造 方法,其中该混合频率电浆化学气相沉积法PECVD包 括至少二RF功率来源,以产生一混合频率讯号,一第 一RF功率来源之操作频率系介于300KHz~500KHz,且一第 二RF功率来源之操作频率系大体上为13.56MHz。 4.如申请专利范围第1项所述之半导体元件之制造 方法,其中该第一MOSFET元件和第二MOSFET元件更包括 金属矽化区域,该金属矽化区域系择自下列族群: 矽化钴和矽化镍。 5.如申请专利范围第1项所述之半导体元件之制造 方法,其中该第一应力氮化层和该第二应力氮化层 之形成温度系大体上小于550℃。 6.如申请专利范围第1项所述之半导体元件之制造 方法,其中该第一应力氮化层和该第二应力氮化层 系择自下列族群:氮化矽和氮氧化矽。 7.如申请专利范围第1项所述之半导体元件之制造 方法,其中该介电绝缘层系择自下列族群:未掺杂 矽化玻璃USG和矽化磷玻璃PSG,且该介电绝缘层可采 用大气压或次大气压CVD制程所形成。 8.如申请专利范围第1项所述之半导体元件之制造 方法,其中该介电绝缘层系择自下列族群:未掺杂 之旋转玻璃或是掺杂P之旋转玻璃。 9.如申请专利范围第1项所述之半导体元件之制造 方法,其中该应力氮化层系由包括矽烷之前趋物所 形成,该前趋物系择自下列族群:Si2Cl6、SiH4、Si2H6 、Si3H8、SiH2Cl2和SiHCl3。 10.如申请专利范围第1项所述之半导体元件之制造 方法,其中该应力氮化层之应力程度之绝对値系大 体上大于7109dynes/cm2。 11.如申请专利范围第1项所述之半导体元件之制造 方法,其中该半导体基底之形成材料系择自下列族 群:矽、应力半导体、复合半导体、多层半导体、 应力半导体上有矽和上述之结合。 12.如申请专利范围第1项所述之半导体元件之制造 方法,其中该半导体基底包括:绝缘层上有矽SOI、 堆叠SOI(SSOI)、绝缘层上有堆叠SiGe(S-SiGeOI)、绝缘 层上有SiGe(SiGeOI)和绝缘层上有Ge(GeOI)或上述之组 合。 13.如申请专利范围第1项所述之半导体元件之制造 方法,其中该应力氮化层之厚度系大体上介于50埃~ 1000埃。 14.一种半导体元件之制造方法,包括下列步骤: 提供一第一MOSFET元件和一第二MOSFET元件,该第一 MOSFET元件和该第二MOSFET元件具有一第一极性和一 第二极性,该第二极性系相对于该第一极性,且该 第一极性和该第二极性系择自下列族群:在半导体 基底上之P型和N型; 藉由混合频率电浆化学气相沉积法PECVD制程形成 一第一应力氮化接触蚀刻阻挡层,该第一应力氮化 接触蚀刻阻挡层具有第一应力型态,该第一应力型 态系择自下列族群:在第一和第二MOSFET元件主动区 域之压力和张力; 移除位于该第二MOSFET元件主动区域上方部份之第 一应力氮化层; 藉由混合频率电浆化学气相沉积法PECVD制程形成 一第二应力氮化层,该第二应力氮化层具有第二应 力型态,该第二应力型态系相对于该第一应力型态 ; 移除位于该第一MOSFET元件主动区域上方部份之第 二应力氮化层;及 形成一预金属介电层,于该第一MOSFET元件主动区域 和该第二MOSFET元件主动区域上方,该预金属介电层 之应力程度小于该第一应力氮化层和该第二应力 氮化层任一之应力程度。 15.如申请专利范围第14项所述之半导体元件之制 造方法,其中该混合频率电浆化学气相沉积法PECVD 包括至少二RF功率来源,以产生一混合频率讯号,一 第一RF功率来源之操作频率系介于300KHz~500KHz,且一 第二RF功率来源之操作频率系大体上为13.56MHz。 16.如申请专利范围第14项所述之半导体元件之制 造方法,其中该第一MOSFET元件和第二MOSFET元件更包 括金属矽化区域,该金属矽化区域系择自下列族群 :矽化钴和矽化镍。 17.如申请专利范围第14项所述之半导体元件之制 造方法,其中该第一应力氮化层和该第二应力氮化 层之形成温度系大体上小于550℃。 18.如申请专利范围第14项所述之半导体元件之制 造方法,其中该第一应力氮化层和该第二应力氮化 层系择自下列族群:氮化矽和氮氧化矽。 19.如申请专利范围第14项所述之半导体元件之制 造方法,其中该介电绝缘层系择自下列族群:未掺 杂矽化玻璃USG和矽化磷玻璃PSG,且该介电绝缘层可 采用大气压或次大气压CVD制程所形成。 20.如申请专利范围第14项所述之半导体元件之制 造方法,其中该介电绝缘层系择自下列族群:未掺 杂之旋转玻璃或是掺杂P之旋转玻璃。 21.如申请专利范围第14项所述之半导体元件之制 造方法,其中该应力氮化层系由包括矽烷之前趋物 所形成,该前趋物系择自下列族群:Si2Cl6、SiH4、Si2H 6、Si3H8、SiH2Cl2和SiHCl3。 22.如申请专利范围第14项所述之半导体元件之制 造方法,其中该半导体基底之形成材料系择自下列 族群:矽、应力半导体、复合半导体、多层半导体 、应力半导体上有矽和上述之结合。 23.如申请专利范围第14项所述之半导体元件之制 造方法,其中该半导体基底包括:绝缘层上有矽SOI 、堆叠SOI(SSOI)、绝缘层上有堆叠SiGe(S-SiGeOI)、绝 缘层上有SiGe(SiGeOI)和绝缘层上有Ge(GeOI)或上述之 组合。 24.如申请专利范围第14项所述之半导体元件之制 造方法,其中该应力氮化层之厚度系大体上介于50 埃~1000埃。 25.一种半导体元件,包括: 一N型极化MOSFET元件和一P型极化MOSFET元件,位于分 别的主动区域上方,该主动区域系位于一半导体基 底上; 一第一应力氮化层,具有一张应力,位于N型极化 MOSFET元件主动区域上方; 一第二应力氮化层,具有一压应力,位于P型极化 MOSFET元件主动区域上方;及 一介电绝缘层,位于分别的MOSFET主动区域上方,该 介电绝缘层之应力程度绝对値小于该任一第一应 力氮化层和该第二应力氮化层。 26.如申请专利范围第25项所述之半导体元件,其中 该第一MOSFET元件和第二MOSFET元件更包括金属矽化 区域,该金属矽化区域系择自下列族群:矽化钴和 矽化镍。 27.如申请专利范围第25项所述之半导体元件,其中 该第一应力氮化层和该第二应力氮化层系择自下 列族群:氮化矽和氮氧化矽。 28.如申请专利范围第25项所述之半导体元件,其中 该介电绝缘层系择自下列族群:未掺杂矽化玻璃USG 和矽化磷玻璃PSG。 29.如申请专利范围第25项所述之半导体元件,其中 该介电绝缘层系择自下列族群:未掺杂之旋转玻璃 或是掺杂P之旋转玻璃。 30.如申请专利范围第25项所述之半导体元件,其中 该应力氮化层之应力程度之绝对値系大体上大于7 109dynes/cm2。 31.如申请专利范围第25项所述之半导体元件,其中 该半导体基底之形成材料系择自下列族群:矽、应 力半导体、复合半导体、多层半导体、应力半导 体上有矽和上述之结合。 32.如申请专利范围第25项所述之半导体元件,其中 该半导体基底包括:绝缘层上有矽SOI、堆叠SOI(SSOI) 、绝缘层上有堆叠SiGe(S-SiGeOI)、绝缘层上有SiGe( SiGeOI)和绝缘层上有Ge(GeOI)或上述之组合。 33.如申请专利范围第25项所述之半导体元件,其中 该应力氮化层之厚度系大体上介于50埃~1000埃。 34.一种半导体元件,包括: 一N型极化MOSFET元件和一P型极化MOSFET元件,分别位 于一半导体基底之第一及第二主动区域上; 一第一应力氮化层,具有一张应力,位于N型极化 MOSFET元件之第一主动区域上方; 一第二应力氮化层,具有一压应力,位于P型极化 MOSFET元件之第二主动区域上方;及 一具有张应力之介电绝缘层,位于第一及第二主动 区域上方,该介电绝缘层之应力程度绝对値小于该 任一第一应力氮化层和该第二应力氮化层。 35.一种半导体元件之制造方法,包括下列步骤: 提供一第一MOSFET元件和一第二MOSFET元件,该第一 MOSFET元件和该第二MOSFET元件具有一第一极性和一 第二极性,该第二极性系相对于该第一极性,且该 第一极性和该第二极性系择自下列族群:在半导体 基底上之P型和N型; 藉由第一混合频率电浆化学气相沉积法PECVD制程 形成一第一应力氮化接触蚀刻阻挡层,该第一应力 氮化接触蚀刻阻挡层具有第一应力型态,该第一应 力型态系择自下列族群:在第一和第二MOSFET元件主 动区域之压力和张力; 移除位于该第二MOSFET元件主动区域上方部份之第 一应力氮化层; 藉由第二混合频率电浆化学气相沉积法PECVD制程 形成一第二应力氮化层,该第二应力氮化层具有第 二应力型态,该第二应力型态系相对于该第一应力 型态; 移除位于该第一MOSFET元件主动区域上方部份之第 二应力氮化层;及 形成一预金属介电层,于该第一MOSFET元件主动区域 和该第二MOSFET元件主动区域上方,该第一MOSFET元件 主动区域和该第二MOSFET元件主动区域之应力程度 小于该第一应力氮化层和该第二应力氮化层任一 之应力程度; 其中该第一混合频率电浆化学气相沉积法系导入 较大之低频RF能量,而导入较小之高频RF能量,该第 二混合频率电浆化学气相沉积法系导入较小之低 频RF能量,而导入较大之高频RF能量。 图式简单说明: 第1A至第1F图系绘示本发明一实施例在制造包括 NMOS和PMOS之MOSFET元件中间制程剖面图。 第2图系揭示一示范之混合频率PECVD反应器。 第3图系揭示包括本发明复数个实施例之制程流程 图。 |
