| 主权项 |
1.一种半导体装置之设计方法,其主要系针对具有:根据系统规格,进行积体电路之功能设计的功能设计过程;根据由上述功能设计过程所得到之设计资料,依据逻辑闸位准对上述积体电路进行逻辑设计之逻辑设计过程;根据由上述逻辑设计过程所得到之设计资料,依据电晶体位准对上述逻辑闸进行电路设计之电路设计过程及;根据由上述逻辑设计过程所得到之设计资料与由上述电路设计过程所得到之设计资料,进行上述逻辑闸之配线,配线的布局设计过程,而作成上述各设计过程的设计资料,其特征在于:利用模糊推论而作成多个设计资料群的第1过程;乱数地作成多个设计资料群的第2过程;根据由上述第1过程所作成的多个设计群与由上述第2过程所作成之多个设计群,而利用最佳化处理手法来选择适合度高的设计资料群的第3过程及;根据由上述第3过程所选择之设计资料群,利用上述最佳化处理手法,更一边选择适合度高的设计资料群,而依序一边反覆地作成下一次多个设计资料群,而作成成为最佳解之设计资料群的第4过程;上述布局设计系一将多个方块(block)配置,配线在半导体晶片上的底层设计(floor planning),上述最佳化处理手段利用遗传性算法,利用上述模糊推论来产生上述遗传性算法的初期的设计资料群,利用成为上述最佳解的设计资料群,将上述多个方块配置在上述半导体晶片上。2.一种半导体装置之设计方法,其主要系针对具有:根据系统规格,进行积体电路之功能设计的功能设计过程;根据由上述功能设计过程所得到之设计资料,依据逻辑闸位准对上述积体电路进行逻辑设计之逻辑设计过程;根据由上述逻辑设计过程所得到之设计资料,依据电晶体位准对上述逻辑闸进行电路设计之电路设计过程及;根据由上述逻辑设计过程所得到之设计资料与由上述电路设计过程所得到之设计资料,进行上述逻辑闸之配线,配线的布局设计过程,而作成上述各设计过程的设计资料,其特征在于:利用模糊推论,作成成为最佳解之一部分的设计资料群的第1过程;乱数地作成多个设计资料群之第2过程;根据由上述第2过程所作成之多个设计资料群,利用最佳化处理手段,来选择适合度高之设计资料群的第3过程;根据由上述第3过程所选择之设计资料群,利用上述最佳化处理手,更一边选择适合度高的设计资料群,而一边依序反覆地作成下一次之多个设计资料群,作成成为最佳解之其他部分的设计资料群的第4过程;上述布局设计系一将多个方块(block)配置,配线在半导体晶片上的底层设计(floor planning),上述最佳化处理手段利用遗传性算法,利用上述模糊推论来产生上述遗传性算法的初期的设计资料群,利用成为上述最佳解的设计资料群,将上述多个方块配置在上述半导体晶片上。3.如申请专利范围第1项或第2项之半导体装置之设计方法,上述底层设计中之染覆(coating)系让上述各方块之中心X–Y座标以及回转,与上述遗传性算法的染色体产生对应。4.如申请专利范围第1项或第2项之半导体装置之设计方法,在上述底层设计中的评估,将上述各方块间的实质配线长度设为Li、重复部分设为Si,从指定领域的突出部分设为OVi,加权比重的系数设为,,,则根据由E=Li+Si+OVi的评估函数E所求得的値,针对上述各方块的配置,配线进行评估。5.如申请专利范围第1项或第2项之半导体装置之设计方法,在上述底层设计中的突然变异,在上述多个方块中,除了使任意的方块朝一定的方向移动一定的距离外,也使该方块的方向变更成一定的方向。6.如申请专利范围第1项或第2项之半导体装置之设计方法,在上述底层设计中的上述模糊推论,被配置在上述半导体晶片之中心部附近的方块,则选择对于I/O缓冲器连接性低,且尺寸小者,而被配置在上述半导体晶片之角落的方块,则选择尺寸大,而与邻接之方块的连接性为中等程度者。7.如申请专利范围第1项或第2项之半导体装置之设计方法,上述逻辑设计过程系一将多个方块依群组(clu stcr)而分割的逻辑群组分割,上述最佳化处理手段使用遗传性算法,利用上述模糊推论而产生上述遗传性算法之初期的设计资料群,且利用成为上述最佳解的设计资料群,将上述多个方块分割成上述群组。8.如申请专利范围第7项之半导体装置之设计方法,在上述逻辑群组分割中的上述模糊推论,系根据求取在上述各方块中的逻辑元件数以及内部网路数系位在一定的范围,且与外部之连接网路线少的方块之规则而来。9.如申请专利范围第7项之半导体装置之设计方法,在上述逻辑群组分割中的评估,根据将由上述群组内之逻辑元件数及网路数所求得的推测面积与由上述方块间之网路数的求得之推测配线面积相加而成之评估函数所得到的値,针对上述群组的分割进行评估。10.一种可供电脑读取之记录媒体,其特征在于:记录有可让电脑执行具有以下过程之半导体装置之设计方法的程式,根据系统规格,进行积体电路之功能设计的功能设计过程;根据由上述功能设计过程所得到之设计资料,依据逻辑闸位准对上述积体电路进行逻辑设计之逻辑设计过程;根据由上述逻辑设计过程所得到之设计资料,依据电晶体位准对上述逻辑闸进行电路设计之电路设计过程及;根据由上述逻辑设计过程所得到之设计资料与由上述电路设计过程所得到之设计资料,进行上述逻辑闸之配线,配线的布局设计过程,而作成上述各设计过程的设计资料,其特征在于:利用模糊推论而作成多个设计资料群的第1过程;乱数地作成多个设计资料群的第2过程;根据由上述第1过程所作成的多个设计群与由上述第2过程所作成之多个设计群,而利用最佳化处理手法来选择适合度高的设计资料群的第3过程及;根据由上述第3过程所选择之设计资料群,利用上述最佳化处理手法,更一边选择适合度高的设计资料群,而依序一边反覆地作成下一次多个设计资料群,而作成成为最佳解之设计资料群的第4过程;上述布局设计系一将多个方块(block)配置,配线在半导体晶片上的底层设计(floor planning),上述最佳化处理手段利用遗传性算法,利用上述模糊推论来产生上述遗传性算法的初期的设计资料群,利用成为上述最佳解的设计资料群,将上述多个方块配置在上述半导体晶片上。11.一种电脑可读取之记录媒体,其特征在于:记录有可让电脑执行具有以下过程之半导体装置之设计方法的程式,根据系统规格,进行积体电路之功能设计的功能设计过程;根据由上述功能设计过程所得到之设计资料,依据逻辑闸位准对上述积体电路进行逻辑设计之逻辑设计过程;根据由上述逻辑设计过程所得到之设计资料,依据电晶体位准对上述逻辑闸进行电路设计之电路设计过程及;根据由上述逻辑设计过程所得到之设计资料与由上述电路设计过程所得到之设计资料,进行上述逻辑闸之配线,配线的布局设计过程,而作成上述各设计过程的设计资料,其特征在于:利用模糊推论,作成成为最佳解之一部分的设计资料群的第1过程;乱数地作成多个设计资料群之第2过程;根据由上述第2过程所作成之多个设计资料群,利用最佳化处理手段,来选择适合度高之设计资料群的第3过程;根据由上述第3过程所选择之设计资料群,利用上述最佳化处理手,更一边选择适合度高的设计资料群,而一边依序反覆地作成下一次之多个设计资料群,作成成为最佳解之其他部分的设计资料群的第4过程;上述布局设计系一将多个方块(block)配置,配线在半导体晶片上的底层设计(floor planning),上述最佳化处理手段利用遗传性算法,利用上述模糊推论来产生上述遗传性算法的初期的设计资料群,利用成为上述最佳解的设计资料群,将上述多个方块配置在上述半导体晶片上。12.如申请专利范围第10项或第11项之电脑可读取之记录媒体,上述底层设计中之染覆(coating)系让上述各方块之中心X–Y座标以及回转,与上述遗传性算法的染色体产生对应。13.如申请专利范围第10项或第11项之电脑可读取之记录媒体,在上述底层设计中的评估,将上述各方块间的实质配线长度设为Li、重复部分设为Si,从指定领域的突出部分设为OVi,加权比重的系数设为,,,则根据由E=Li+Si+OVi的评估函数E所求得的値,针对上述各方块的配置,配线进行评估。14.如申请专利范围第10项或第11项之电脑可读取之记录媒体,在上述底层设计中的突然变异,在上述多个方块中,除了使任意的方块朝一定的方向移动一定的距离外,也使该方块的方向变更成一定的方向。15.如申请专利范围第10项或第11项之电脑可读取之记录媒体,在上述底层设计中的上述模糊推论,被配置在上述半导体晶片之中心部附近的方块,则选择对于I/O缓冲器连接性低,且尺寸小者,而被配置在上述半导体晶之角落的方块,则选择尺寸大,而与邻接之方块的连接性为中等程度者。16.如申请专利范围第10项或第11项之电脑可读取之记录媒体,上述逻辑设计过程系一将多个方块依群组(cluster)而分割的逻辑群组分割,上述最佳化处埋手段使用遗传性算法,利用上述模糊推论而产生上述遗传性算法之初期的设计资料群,且利用成为上述最佳解的设计资料群,将上述多个方块分割成上述群组。17.如申请专利范围第16项之电脑可读取之记录媒体,在上述逻辑群组分割中的上述模糊推论,系根据求取在上述各方块中的逻辑元件数以及内部网路数系位在一定的范围,且与外部之连接网路线少的方块之规则而来。18.如申请专利范围第16项之电脑可读取之记录媒体,在上述逻辑群组分割中的评估,根据将由上述群组内之逻辑元件数及网路数所求得的推测面积与由上述方块间之网路数的求得之推测配线面积相加而成之评估函数所得到的値,针对上述群组的分割进行评估。19.一种半导体装置之设计方法,其特征在于:利用模糊推论而作成设计资料的第1过程;乱数地作成多个设计资料群的第2过程;根据由上述第1过程所作成之设计资料与由上述第2过程所作成之多个设计资料群,来选择包含藉由最佳化处理手段,适合度高之设计资料在内之设计资料群的第3过程及;根据由上述第3过程所选择之设计资料群,来选择包含藉由最佳化处理手段,适合度高之设计资料在内之设计资料群的第4过程;上述最佳化处理方法采用遗传性算法,利用上述模糊推论而产生上述遗传性算法之初期的设计资料。20.一种半导体装置之设计方法,其特征在于:利用模糊推论而作成设计资料的第1过程;乱数地作成多个设计资料群的第2过程;根据由上述第2过程所作成之多个设计资料群,来选择包含藉由最佳化处理手段,适合度高之设计资料在内之设计资料群的第3过程及;根据由上述第3过程所选择之设计资料群,来选择藉由最佳化处理手法,适合度高之设计资料群的第4过程;上述最佳化处理方法采用遗传性算法,利用上述模糊推论而产生上述遗传性算法之初期的设计资料。21.一种电脑可读取之记录媒体,其特征在于:记录有可让电脑执行以下过程的程式,利用模糊推论而作成设计资料的第1过程;乱数地作成多个设计资料群的第2过程;根据由上述第1过程所作成之设计资料与由上述第2过程所作成之多个设计资料群,来选择包含藉由最佳化处理手段,适合度高之设计资料在内之设计资料群的第3过程及;根据由上述第3过程所选择之设计资料群,来选择包含藉由最佳化处理手段,适合度高之设计资料在内之设计资料群的第4过程;上述最佳化处理手法利用遗传性算法,而利用上述模糊推论而产生上述遗传性算法之初期的设计资料。22.一种电脑可读取之记录媒体,其特征在于:记录有可让电脑执行以下过程的程式,利用模糊推论而作成设计资料的第1过程;乱数地作成多个设计资料群的第2过程;根据由上述第2过程所作成之多个设计资料群,来选择包含藉由最佳化处理手段,适合度高之设计资料在内之设计资料群的第3过程及;根据由上述第3过程所选择之设计资料群,来选择藉由最佳化处理手法,适合度高之设计资料群的第4过程;上述最佳化处理手法利用遗传性算法,而利用上述模糊推论而产生上述遗传性算法之初期的设计资料。23.如申请专利范围第19项或第20项之半导体装置之设计方法,上述模糊推论系利用membership函数。24.如申请专利范围第21项或第22项之电脑可读取之记录媒体,上述模糊推论系利用membership函数。25.一种半导体装置之设计方法,其特征在于:包括:利用membership函数而作成设计资料的第1过程;作成多个设计资料群的第2过程;根据由上述第1过程所作成之设计资料与由上述第2过程所作成之多个设计资料群,来选择藉由最佳化处理手法,适合度高之设计资料在内之设计资料群的第3过程及;根据由上述第3过程所选择的设计资料群,来选择藉由最佳化处理手法,适合度高之设计资料群的第4过程。26.如申请专利范围第25项之半导体装置之设计方法,上述第2过程系呈乱数地作成上述多个设计资料群。27.如申请专利范围第26项之半导体装置之设计方法,在提供给上述最佳化处理手法之资料中,一部分为由上述第1过程所作成的设计资料,而一部分为由上述第2过程所作成的设计资料。28.一种电脑可读取之记录媒体,其特征在于:记录有可让电脑执行以下过程的程式,利用membership函数而作成设计资料的第1过程;作成多个设计资料群的第2过程;根据由上述第1过程所作成之设计资料与出上述第2过程所作成之多个设计资料群,来选择藉由最佳化处理手法,适合度高之设计资料在内之设计资料群的第3过程及;根据由上述第3过程所选择的设计资料群,来选择藉由最佳化处理手法,适合度高之设计资料群的第4过程。29.如申请专利范围第28项之电脑可读取之记录媒体,上述第2过程系呈乱数地作成上述多个设计资料群。30.如申请专利范围第29项之电脑可读取之记录媒体,在提供给上述最佳化处理手法之资料中,一部分为由上述第1过程所作成的设计资料,而一部分为由上述第2过程所作成的设计资料。图式简单说明:第1图系表本发明之一实施形态之半导体装置之设计方法的方块图第2图系表在本实施形态之半导体装置中,表示底层设计(floor planning)的说明图,第3图系表遗传性算法的流程图,第4图系表染覆(coating)例子的说明图,第5图系表配置模型图的说明图,第6图系表评估函数之评估项目例的说明图,第7图系表突然变异例的说明图,第8图至第10图系表测试资料侧的说明图,第11图至第13图系表遗传性算法之实验结果例的说明图,第14图以及第15图系表模糊推论之规则(rule)例的说明图,第16图系表membership函数与模糊变数例的说明图,第17图系表实验性软体之系统例的构成图,第18图系表硬体之系统例的构成图,第19图系初期世代之推论例的说明图,第20图系表根据模糊推论之初期配置例的说明图,第21图系表根据遗传性算法之个体例的说明图,第22图至第24图系表模糊推论与遗传性算法之实验结果例的说明图,第25图系表成本(cost)之经过例的说明图,第26图至第28图系表逻辑集分割例的说明图。 |
