| 主权项 |
1.一种静电放电防护元件,包含有:至少二第一导电型之MOS场效电晶体(field effecttransistor),具有二控制闸,大致平行地设于一第二导电型之一第一半导体层上;一第一导电型之第一井区,形成于该第一半导体层上,包含有:一连接区,设于该等MOS场效电晶体之间;二延伸区,以大致垂直于该等控制闸的方向,平行地设于该等MOS场效电晶体之两侧;以及该第二导电型之一第一掺杂区,设于该连接区中。2.如申请专利范围第1项之静电放电防护元件,其中,该静电放电防护元件另包含有该第二导电型之一防护环区(guard ring),设于该第一半导体层上,环绕该MOS场效电晶体以及该第一井区。3.如申请专利范围第2项之静电放电防护元件,其中,该第一半导体层系透过该防护环区耦合至一电源线。4.如申请专利范围第1项之静电放电防护元件,其中,该第一井区与该MOS场效电晶体之一汲极区相隔离。5.如申请专利范围第1项之静电放电防护元件,其中,该第一井区与该MOS场效电晶体之一汲极区相接触。6.如申请专利范围第1项之静电放电防护元件,其中,每一该等MOS场效电晶体具有该第一导电型之一源极区(source region),耦接至一电源线(power rail)。7.如申请专利范围第1项之静电放电防护元件,其中,该第一井区系由该延伸区耦接到一接合焊垫。8.如申请专利范围第1项之静电放电防护元件,其中,该第一掺杂区系耦接到一接合焊垫。9.如申请专利范围第1项之静电放电防护元件,其中,每一该等MOS场效电晶体具有该第一导电型之一汲极区(drainregion),耦接至一接合焊垫。10.一种静电放电防护元件,包含有:至少一第一导电型之二MOS场效电晶体(field effecttransistor),包含有:二控制闸,大致平行地设于一第二导电型之一第一半导体层上;该第一导电型之二源极区,耦接至一电源线;以及该第一导电型之二汲极区;一第一导电型之第一井区,形成于该第一半导体层上,包含有:一连接区,设于该等二汲极区之间;以及二延伸区,以大致垂直于该等控制闸的方向,平行地设于该等MOS场效电晶体之两侧;该第二导电型之一第一掺杂区,设于该连接区中,耦接至一接核焊垫;以及该第二导电型之一防护环区(guard ring),设于该第一半导体层上,环绕该MOS场效电晶体以及该第一井区,耦接至该电源线;其中,该第一井区系透过该二延伸区,耦接至该接合焊垫。图式简单说明:第1a图为一种习知的NTLSCR(NMOS triggered 1ow-voltage SCR)的布局示意图 ;第1b图为第1a图中沿着aa'线的剖面图;第2a图为本发明的一EDS防护元件的一布局示意图;第2b图为第2a图中沿着bb'线的剖面图;第3图为本发明之ESD防护元件与习知的NMOS FET的电压电流关系图;第4a图为本发明的另一EDS防护元件的一布局示意图;以及第4b图为第4a图中沿着bb'线的剖面图。 |
