发明名称 半导体装置及其制造方法
摘要 本发明之半导体装置系于用以电连接元件形成领域与外部且随着元件形成领域形成低介电率绝缘膜而形成之垫形成领域中,使形成于垫形成领域之低介电率绝缘膜之通孔的Cu膜较元件形成领域之通孔的Cu膜更高密度地配置,藉此,可防止内部应力产生时该应力偏向且集中在通孔,且避免因此所造成之配线功能降低。
申请公布号 TW200408006 申请公布日期 2004.05.16
申请号 TW092121676 申请日期 2003.08.07
申请人 富士通股份有限公司 发明人 渡边健一;池田雅延;木村孝浩
分类号 H01L21/3205 主分类号 H01L21/3205
代理机构 代理人 恽轶群;陈文郎
主权项
地址 日本