模数转换器

摘要

本发明提供了一种采用高低位分离编码结构的精度8位、速度2GHz的超高速模数转换器，全部采用CMOS工艺设计实现。该模数转换器的主体部分由以下几部分组成：驱动电路、量化器、低位预编码器、高速编码器、时钟树、高位数字输出模块和低位数字输出模块。特别是其中的高速编码器，采用高低位分离编码的结构，选用ROM阵列来实现，具有电路结构简单、集成度高、数据不会丢失的优点。本发明在军用和民用方面都有重要的用途，例如：高速宽带数字接收机以及高速硬盘等。

主权项

1.一种模数转换器，该模数转换器的主体部分由驱动电路、量化器、低位预编码器、编码器、数字输出模块和时钟树所构成，其特征在于，其主体部份的编码器采用高低位分离编码结构，以实现高速编码；其主体部分的数字输出模块由高位数字输出模块和低位数字输出模块组成；其量化器模块的主体部分由各比较器模块以“U”字形结构串连构成；一对差分输入信号Vin+和Vin-分别与驱动电路(1)的两个信号输入端相连，驱动电路(1)的两个输出端分别与量化器(2)的两个信号输入端相连，量化器(2)的十六路高位输出信号与高速编码器(4)中与其对应的十六个信号输入端相连，量化器(2)的十六路低位输出信号与低位预编码器(3)的十六个信号输入端相连；低位预编码器(3)的十六个输出端与高速编码器(4)中与其对应的十六个信号输入端相连；高速编码器(4)的高四位输出信号分别与高位数字输出模块(5)的四个输入端相连，高速编码器(4)的低四位输出信号分别与低位数字输出模块(6)的四个输入端相连；高位数字输出模块(5)输出最终的高四位数字信号，低位数字输出模块(6)输出最终的低四位数字信号；时钟树(7)有两路输出信号，其中一路与量化器(2)和低位预编码器(3)相连，另一路与高位数字输出模块(5)和低位数字输出模块(6)相连。