| 主权项 |
1.一种积体内电路程式化的装置,包括: 一单一非挥发性记忆装置,系包括位于积体电路上 储存为微处理器所执行之指令的非挥发性记忆胞, 该单一非挥发性记忆装置具有用以程式化该单一 非挥发性记忆装置之一内电路程式码以及用以增 进与一外部装置进行通讯之一用户码; 一微处理器,系用以输入指令地址至该单一非挥发 性记忆装置以及接收来自该单一非挥发性记忆装 置之指令;以及 一可调式记忆体控制器,耦接于该微处理器与该单 一非挥发性记忆装置之间,该可调式记忆体控制器 经组态而接收一内电路程式更新指令并且于该单 一非挥发性记忆装置中之多数个非挥发性记忆胞 执行内电路程式化更新功能,藉此可疏解该处理器 执行内电路程式化更新功能的负担。 2.如申请专利范围第1项所述之积体内电路程式化 的装置,其中该单一非挥发性记忆装置中之该非挥 发性记忆胞系为电子可抹除可程式唯读记忆体。 3.如申请专利范围第1项所述之积体内电路程式化 的装置,其中: 该装置更包括一控制暂存器; 该单一非挥发性记忆装置包括一单一快闪记忆体 装置;以及 该可调式记忆体控制器包括一可调式快闪记忆体 控制器其系耦接于该控制暂存器与该单一快闪记 忆体装置;以及 该可调式记忆体控制器包括一快闪记忆体地址解 码用于运算的耦接于该器其系耦接于该可调式快 闪记忆体控制器、该微处理器以及该单一快闪记 忆体装置。 4.如申请专利范围第1项所述之积体内电路程式化 的装置,其中该单一快闪记忆体装置包括多数个非 挥发性记忆胞之抹除区块。 5.如申请专利范围第4项所述之积体内电路程式化 的装置,其中该内电路程式化码以及位于该单一非 挥发性记忆装置中之该内电路程式化码共用一高 电压驱动,一感测放大器以及一输入输出埠结构。 6.如申请专利范围第1项所述之积体内电路程式化 的装置,其中该可调式记忆体控制器经组态而执行 内电路程式化更新功能以抹除与程式化至少一部 份之该些非挥发性记忆胞。 7.如申请专利范围第6项所述之积体内电路程式化 的装置,其中该些非挥发性记忆胞其系位于该单一 快闪记忆体装置且包括多数个浮置闸记忆胞。 8.如申请专利范围第6项所述之积体内电路程式化 的装置,其中当该可调式记忆体控制器执行该内电 路程式化更新功能时该微处理器经组态而进入一 闲置模式。 9.如申请专利范围第1项所述之积体内电路程式化 的装置,其中该可调式记忆体控制器藉由该内电路 程式化更新功能而发出一再启动指令至该微处理 器。 10.如申请专利范围第1项所述之积体内电路程式化 的装置,其中该内电路程式化码与该单一快闪记忆 体装置中之该用户码共用一高电压驱动系统,多数 个感测放大器以及多数个输入输出埠。 11.一种积体内电路程式化的装置,包括: 一微处理器,其系经组态后执行一连串指令; 多数个通讯工具,其系用以传输数位资料至一外部 装置或是自该外部装置接收数位资料; 一单一非挥发性记忆装置,包括多数个非挥发性记 忆胞其系位于积体电路上并且储存可供该微处理 器执行之多数个指令,该单一非挥发性记忆装置包 含用以程式化该单一非挥发性记忆装置之一内电 路程式化码以及用以促进与该外部装置通讯之一 用户码;以及 多数个记忆体控制工具,其系替代该微处理器执行 一内电路程式化更新功能,藉由该处理器赋能该些 记忆体控制工具而执行该内电路程式化更新功能 。 12.如申请专利范围第11项所述之积体内电路程式 化的装置,其中该些记忆体控制工具包括一控制逻 辑其系于该内电路程式化更新功能完成时经组态 后而通知该微处理器。 13.如申请专利范围第11项所述之积体内电路程式 化的装置,其中该些记忆体控制工具包括于执行该 内电路程式化更新功能前之一发出一闲置指令至 该微处理器之功能。 14.如申请专利范围第11项所述之积体内电路程式 化的装置,其中: 该单一非挥发性记忆装置包括一快闪记忆体装置; 以及 该些记忆体控制工具包括一可调式快闪记忆体控 制器,一控制暂存器以及一快闪记忆体地址解码器 。 15.如申请专利范围第14项所述之积体内电路程式 化的装置,其中: 该单一非挥发性记忆装置包括多数个非挥发性记 忆胞之抹除区块,与储存于一预定区块或多数个区 块中之区块群组的内电路程式化码;以及 该内电路程式化码与位于该单一快闪记忆体装置 共用一高电压驱动系统,多数个感测放大器以及多 数个输入输出埠结构。 16.一种积体内电路程式化的方法,包括: 自一启动器接收一内电路程式或一用户码修改指 令而送至积体电路上之该微处理器; 透过该微处理器转送一修改指令至一可调式记忆 体控制器; 执行一码更新功能,其中该码位于一单一非挥发性 记忆装置内,并且在该可调式记忆体控制器控制下 该码与来自该启动器之资料一并程式化;以及 伴随该微处理器存取至少一部份之更新码。 17.如申请专利范围第16项所述之积体内电路程式 化的方法,其中该码更新功能之执行系藉由该微处 理器指派码更新功能予该可调式记忆体控制器而 进行。 18.如申请专利范围第16项所述之积体内电路程式 化的方法,其中经由该微处理器转送修改指令后, 该微处理器进入一闲置模式。 19.如申请专利范围第16项所述之积体内电路程式 化的方法,其中: 该单一非挥发性记忆装置包括一快闪记忆体; 该可调式记忆体控制器包括一可调式快闪记忆体 控制器;以及 在码更新该可调式记忆体控制器后,送出一完成讯 号至该微处理器因而使该微处理器离开一闲置模 式。 20.如申请专利范围第16项所述之积体内电路程式 化的方法,其中: 于该单一非挥发性记忆装置中之码包括一内电路 程式化码以及置于数个非挥发性记忆胞中多数个 区块内的用户码; 该内电路程式化码系储存于一特定区块中或是多 数个区块中之一组区块;以及 该码更新包含于至少一新修改一特定区块或该单 一非挥发性记忆装置的区块群之内电路程式化码 或是新用户码之至少一区块。 21.如申请专利范围第20项所述之积体内电路程式 化的方法,其中: 该积体电路包含至少一埠以促进与该启动器之通 讯; 该码更新包含透过至少一埠进行资料交换;以及 该内电路程式化码或是该单一非挥发性记忆装置 中之用户码共用多数个高电压驱动,感测放大器以 及输入输出埠结构。 22.如申请专利范围第16项所述之积体内电路程式 化的方法,其中: 该单一非挥发性记忆装置中之码包括内电路程式 化码以及用户码;以及 该内电路程式化码与该单一非挥发性记忆装置中 之该用户码共用多数个高电压驱动,感测放大器以 及输入输出埠结构。 23.如申请专利范围第22项所述之积体内电路程式 化的方法,其中该码更新系藉由该微处理器指派码 更新功能至该可调式记忆体控制器而进行。 24.如申请专利范围第23项所述之积体内电路程式 化的方法,其中经由该微处理器转送修改指令之步 骤包含该微处理器进入一闲置模式。 25.如申请专利范围第24项所述之积体内电路程式 化的方法,其中: 该单一非挥发性记忆装置包括一单一快闪记忆体 装置; 该可调式记忆体控制器包括一可调式快闪记忆体 控制器;以及 在码更新步骤后该可调式快闪记忆体控制器传送 一再启动指令至该微处理器传递码更新完成之讯 号。 图式简单说明: 图1绘示本发明之一具有一分离式输出输入通讯埠 之ICP架构的一般方块图。 图2绘示本发明较佳实施例之一具有一可调式快闪 记忆控制器,快闪记忆体地址解码器以及控制暂存 器之ICP架构的方块图。 图3绘示本发明中微处理器定址空间示意图。 图4绘示本发明中快闪记忆体定址空间示意图。 图5绘示本发明之ICP修改操作流程图。 图6A绘示依据图5之可调式快闪记忆体控制器码抹 除操作之流程图。 图6B绘示依据图5之可调式快闪记忆体控制器码抹 除操作之流程图。 |
