发明名称 半导体装置及其制造方法
摘要 揭示一种半导体装置的制造方法,其特征在于包含以下步骤:将第一半导体晶片安装于一布线基底上;接合一间隔物,该间隔物具有第一主要表面及正对着第一主要表面的第二主要表面,使得第一主要表面可以接触第一半导体晶片;及将具有比第一主要表面更大的第三主要表面之第二半导体晶片,藉由一层晶粒接合材质而接合至第二主要表面上,此晶粒接合材质系选择性地形成于第三主要表面的一部分上。
申请公布号 TWI280615 申请公布日期 2007.05.01
申请号 TW094105308 申请日期 2005.02.22
申请人 东芝股份有限公司 发明人 沼田英夫;田洼知章
分类号 H01L21/301(2006.01) 主分类号 H01L21/301(2006.01)
代理机构 代理人 林志刚 台北市中山区南京东路2段125号7楼
主权项 1.一种半导体装置的制造方法,该方法包含以下步 骤: 将第一半导体晶片安装于一布线基底上; 接合一间隔物,该间隔物具有第一主要表面及正对 着该第一主要表面的第二主要表面,使得该第一主 要表面可以接触第一半导体晶片; 选择性地涂抹一层晶粒接合材质到第二半导体晶 片之第三主要表面的一区域上,该第三主要表面系 大于该第一主要表面,该区域系藉由连接一多角形 相邻顶点的多数曲线而界定出来的;及 藉由一层晶粒接合材质而将第二半导体晶片接合 至第二主要表面上,此晶粒接合材质系选择性地形 成于该第三主要表面的该区域上, 其中每个曲线的中心会进入连接相邻顶点的多条 线之内部区域中,系对应于每个曲线的起点与终点 。 2.如申请专利范围第1项之制造方法,进一步包含: 在一晶圆的主要表面内形成多数凹穴; 将多数半导体元件整合于该主要表面上与内部; 将一表面保护片接合于该主要表面上;及 研磨正对着该主要表面的另一主要表面,以便从该 晶圆切下第二半导体晶片。 3.如申请专利范围第2项之制造方法,进一步包含: 藉由筛网印刷术,在该第三主要表面的一部分上, 形成该层晶粒接合材质;且接合该第二半导体晶片 于该主要表面上。 4.一种半导体装置,包含: 一布线基底; 第一半导体晶片,系安装在该布线基底上; 一间隔物,具有接合到第一半导体晶片上的第一主 要表面,与正对着该第一主要表面的第二主要表面 ; 一晶粒接合材质,系放置在该第二主要表面上;及 第二半导体晶片,具有比该第一半导体晶片更大的 第三主要表面,与正对着该第三主要表面的第四主 要表面,该第三主要表面的中心与间隔物接合在一 起,使得该晶粒接合材质仅会与该第三主要表面的 一部分产生接触,其中该层晶粒接合材质被选择性 地涂抹到该第三主要表面的该部分上,该部分系藉 由连接一多角形相邻顶点的多数曲线而界定出来 的,其中每个曲线的中心会进入连接相邻顶点的多 条线之内部区域中,系对应于每个曲线的起点与终 点。 5.如申请专利范围第1项之制造方法,其中该多角形 具有卷线筒形状。 6.如申请专利范围第1项之制造方法,其中该多角形 具有X形状。 7.如申请专利范围第1项之制造方法,其中该多角形 具有矩形环形状,其结合L形状于该矩形之各侧的 中心处。 8.如申请专利范围第4项之半导体装置,其中该多角 形具有卷线筒形状。 9.如申请专利范围第4项之半导体装置,其中该多角 形具有X形状。 10.如申请专利范围第4项之半导体装置,其中该多 角形具有矩形环形状,其结合L形状于该矩形之各 侧的中心处。 图式简单说明: 图1A及1B是概略的剖面图,显示先前技术的半导体 装置; 图2A到2G是概略的剖面图,显示先前技术的半导体 装置制造方法; 图3A到3F是概略的剖面图,显示先前技术的半导体 装置制造方法; 图4A及4B是概略的剖面图,显示本发明一实施例的 半导体装置; 图5A到5C是概略的剖面图,显示使用DBG方法的制造 方法; 图6A到6E是概略的剖面图,显示本发明一实施例的 半导体装置制造方法; 图7A到7F是概略的剖面图,显示本发明一实施例的 半导体装置制造方法; 图8A与8B是一部份金属罩的放大图,显示,此金属罩 系用于本发明一实施例的半导体装置制造方法; 图9A,9B与9C系分别显示具有一晶粒接合材质的半导 体晶片之剖面(在晶粒接合之前)、底面(在晶粒接 合之前)及底面(在晶粒接合之后); 图10A,10B与10C系分别显示具有一晶粒接合材质的半 导体晶片之剖面(在晶粒接合之前)、底面(在晶粒 接合之前)及底面(在晶粒接合之后); 图11A与11B是一部份金属罩的放大图,显示,此金属 罩系用于本发明一改良实施例的半导体装置制造 方法; 图12A,12B与12C系分别显示具有一晶粒接合材质的半 导体晶片之剖面(在晶粒接合之前)、底面(在晶粒 接合之前)及底面(在晶粒接合之后); 图13A,13B与13C系分别显示具有一晶粒接合材质的半 导体晶片之剖面(在晶粒接合之前)、底面(在晶粒 接合之前)及底面(在晶粒接合之后); 图14A及14B是概略的剖面图,显示本发明一改良实施 例的半导体装置。
地址 日本