发明名称 半导体装置的制造系统及半导体装置的制造方法
摘要 [课题]适当地管理制程处理装置之维护间隔,以缩短半导体装置之制造工程期间。[解决手段]具备:实行使用半导体基板17之制程处理之处理装置14,及由处理装置14收讯装置资讯,进行处理装置14之自我管理之自我诊断系统11a,及检查制程处理之结果之检查装置19,及依据检查结果,判定是否自我修复处理装置14,在判定结果为有效判定时,维持自我诊断系统11a之参数,在判定结果为无效判定时,变更自我诊断系统11a之参数之电脑11。
申请公布号 TWI280603 申请公布日期 2007.05.01
申请号 TW093126536 申请日期 2004.09.02
申请人 东芝股份有限公司 发明人 牛久幸广;柿沼英则;秋山龙雄;首藤俊次;安部正泰;小松茂;小川章
分类号 H01L21/00(2006.01) 主分类号 H01L21/00(2006.01)
代理机构 代理人 林志刚 台北市中山区南京东路2段125号7楼
主权项 1.一种半导体装置的制造系统,其特征为具备: 实行半导体基板之制程处理之处理装置,及 控制前述处理装置之处理控制装置,及 使前述半导体基板之制程处理进行,监控前述处理 装置之状态,积分前述处理装置的内部资讯,实行 前述制程处理之模拟,推测藉由前述制程处理,前 述半导体基板之处理的进行之即时模拟器。 2.如申请专利范围第1项所记载之半导体装置的制 造系统,其中,前述即时模拟器系由从前述处理控 制装置所送讯之处理停止讯号的收到时间点起,积 分前述内部资讯,实行前述制程处理之模拟。 3.如申请专利范围第1项所记载之半导体装置的制 造系统,其中,前述即时模拟器系实行前述半导体 基板之氧化处理之模拟,推测藉由前述制程处理, 前述半导体基板之处理的进行。 4.如申请专利范围第1项所记载之半导体装置的制 造系统,其中,前述即时模拟器系实行前述半导体 基板之蚀刻处理的模拟,推测藉由前述制程处理, 前述半导体基板之处理的进行。 5.如申请专利范围第1项所记载之半导体装置的制 造系统,其中,前述即时模拟器系监控前述半导体 基板之端点,推测前述半导体基板之处理的进行。 6.如申请专利范围第1项所记载之半导体装置的制 造系统,其中,前述处理控制装置系由与前述即时 模拟器不同之电脑,收讯前述制程处理之开始指令 ,对于前述处理装置,送讯处理开始讯号及处理停 止讯号。 7.如申请专利范围第6项所记载之半导体装置的制 造系统,其中,前述即时模拟器系将推测前述半导 体基板之处理的进行之结果送讯给前述电脑。 8.一种半导体装置的制造系统,其特征为具备: 实行使用半导体基板之制程处理之处理装置,及 由前述处理装置收讯装置资讯,使用推定前述制程 处理之进行的即时模拟来计算出前述制程处理之 推测品质値之自我诊断系统,及 检查前述制程处理之结果之检查装置,及 比较前述检查结果与前述推测品质値,在前述推测 品质値判定为有效时,维持前述自我诊断系统之参 数,在前述推测品质値判定为无效时,变更前述自 我诊断系统之参数之电脑。 9.一种半导体装置的制造系统,其特征为具备: 实行使用半导体基板之制程处理之处理装置,及由 前述处理装置收讯装置资讯,使用推定前述制程处 理之进行的即时模拟器来进行前述处理装置之自 我管理之自我诊断系统,及检查前述制程处理之结 果之检查装置,及依据前述检查结果,判定是否自 动修复前述处理装置,在判定结果为有效判定时, 维持前述自我诊断系统之参数,在判定结果为无效 判定时,变更前述自我诊断系统之参数之电脑。 10.一种半导体装置的制造系统,其特征为具备: 实行半导体基板之制程处理之处理装置,及依据自 我诊断参数而使用推定前述制程处理之进行的即 时模拟器来诊断处理装置之自我诊断装置,及检查 制程处理之检查装置,及连接于自我诊断装置及检 查装置,在半导体基板之检查结果为有效时,维持 自我诊断参数,在检查结果为无效时,变更自我诊 断参数之电脑。 11.一种半导体装置的制造系统,其特征为:具备有, 实行半导体基板之制程处理之处理装置,及 取得处理装置之装置资讯,使用推定前述制程处理 之进行的即时模拟器而输出半导体基板之推测品 质资讯之品质推测部,及 输出经过处理之半导体基板的品质资讯之品质检 查装置,及 实行推测品质资讯与品质资讯之品质相关处理之 推测品质管理部,及 依据由推测品质管理部所输出之推测品质资讯,实 行模拟,预测半导体装置之产品率之产品率预测装 置,及 经过处理装置之处理,至少检查晶圆工程结束之半 导体装置的产品率之产品率检查装置; 实行产品率相关处理来比较产品率预测装置之产 品率及产品率检查装置之产品率。 12.一种半导体装置的制造系统,其特征为:具备有, 实行半导体基板之制程处理之处理装置,及 监控处理装置之装置资讯,使用推定前述制程处理 之进行的即时模拟器而输出半导体基板之推测品 质资讯之品质推测部,及 输出经过处理之半导体基板之品质资讯之品质检 查装置,及 实行推测品质资讯与品质资讯之品质相关处理之 推测品质管理部,及 实行依据来自品质检查装置之品质资讯的模拟,预 测半导体装置之产品率之第1产品率预测装置,及 依据来自推测品质管理部之推测品质资讯,实行与 第1产品率预测装置的模拟不同之另外的模拟,预 测半导体装置之产品率之第2产品率预测装置,及 经过半导体制造制程,至少检查晶圆工程结束之半 导体装置的产品率之产品率检查装置; 实行第1产品率相关处理来比较第1产品率预测装 置的产品率及产品率检查装置的产品率,及实行第 2产品率相关处理来比较第2产品率预测装置的产 品率及产品率检查装置之产品率。 13.一种半导体装置的制造系统,其特征为具备: 实行半导体基板之制程处理之处理装置,及 比较:检测处理装置之装置资讯并使用推定前述制 程处理之进行的即时模拟器而由检测値中抽出处 理之非控制値再予以特征量化而成之特征量,及藉 由范围分类将固有之缺陷影像予以数値化并预先 加以记忆之相关表内之特征量;在判定为该特征量 化而成之特征量是可与该相关表内之特征量监别 化之値的阶段,中断处理,将半导体基板当成不良 批次而进行通知之品质检知部。 14.一种半导体装置的制造系统,其特征为具备: 实行半导体基板之制程处理的处理装置,及 比较:检测出处理装置的装置资讯,推定前述制程 处理之进行的即时模拟器来从检测値中抽出处理 之非控制値,然后加以特征量化而成的特征量,和 藉由范围分类而将固有之缺陷影像予以数値化并 预先加以记忆之相关表内之特征量;当检测到有无 法监别之新的特征量的不良批次时,依据该不良批 次之制程履历资讯,抽出显示该半导体基板之不良 批次产生时之处理装置的状态之装置资讯,将该装 置资讯自动地反馈给品质推测部之推测品质自动 更新手段。 15.一种半导体装置的制造方法,其特征为: 藉由处理装置,实行半导体基板之制程处理, 使前述半导体基板之制程处理进行,监控前述处理 装置之状态,积分前述处理装置之内部资讯,实行 前述制程处理之模拟,推测藉由前述制程处理,前 述半导体基板之处理的进行。 16.如申请专利范围第15项所记载之半导体装置的 制造方法,其中,前述制程处理系前述半导体基板 之氧化处理制程。 17.如申请专利范围第15项所记载之半导体装置的 制造方法,其中,前述制程处理系前述半导体基板 之蚀刻处理制程。 18.如申请专利范围第15项所记载之半导体装置的 制造方法,其中,前述制程处理之模拟系由从前述 处理控制装置所送讯之处理停止讯号之收到时间 点起,积分前述内部资讯。 19.如申请专利范围第15项所记载之半导体装置的 制造方法,其中,前述模拟系监控前述半导体基板 之端点的出现,积分前述处理装置的内部资讯,推 测前述半导体基板之处理的进行。 20.如申请专利范围第15项所记载之半导体装置的 制造方法,其中,前述半导体基板之处理系蚀刻工 程。 图式简单说明: 第1图系关于本发明之第1实施形态之半导体装置 的制造系统之模型系统图。 第2图系说明关于本发明之第1及第2实施形态之半 导体装置的制造方法之模型流程图。 第3图系关于本发明之第3实施形态之半导体装置 的制造系统之模型方块图。 第4图系说明关于本发明之第4实施形态之半导体 装置的制造方法之模型流程图。 第5图系说明关于本发明之第5实施形态之半导体 装置的制造方法之模型流程图。 第6图系说明界定使发生关于本发明之第6实施形 态之半导体装置的不良批次的制造装置之方法图 。 第7图系说明关于本发明之第7实施形态之半导体 装置的制造方法之模型流程图。 第8图系关于本发明之第8实施形态之半导体装置 的制造系统之系统图。 第9图系关于本发明之第8实施形态之半导体装置 的制造方法之流程图。 第10图系本发明之第8实施形态所使用之半导体装 置的剖面图。 第11图系说明本发明之第8实施形态所使用之判定 方法图。 第12图系说明本发明之第8实施形态所使用之判定 方法图。 第13图系说明本发明之第8实施形态所使用之判定 方法图。 第14图系本发明之第8实施形态所使用之温度上升 曲线图。
地址 日本