| 摘要 |
本发明之半导体记忆装置(10)具备有：半导体基板(13)；第1杂质区域(17)；第2杂质区域(15)；通道区域(75)，形成在第1杂质区域(17)和第2杂质区域(15)之间；第1闸(42)，形成在通道区域(75)所处位置之半导体基板(13)之主表面上中之第1杂质区域(17)侧之主表面上；第2闸(45)，形成在通道区域(75)所处位置之半导体基板(13)之主表面上中之第2杂质区域侧(15)之主表面上，其间包夹有第2绝缘膜(44)；和第3绝缘膜(46)，对于第1闸(45)位于第2闸(42)之相反侧之半导体基板之主表面上，形成在第1闸(45)之侧面上；且第3绝缘膜(46)和位于其正下之半导体基板(13)之界面，在第2绝缘膜(44)和位于其正下之半导体基板之主表面之界面之上方。利用此种方式可以减少总步骤数，可以使成本低廉。 |
