| 发明名称 | 半导体器件及其制造方法 | ||
| 摘要 | 一种半导体器件，具有：半导体衬底；第一绝缘膜，设置在所述半导体衬底之上；第二绝缘膜，设置在所述第一绝缘膜之上；布线，设置在所述第一绝缘膜中并具有插塞连接部分；插塞，设置在所述第二绝缘膜中并连接到所述插塞连接部分；多个第一虚布线，设置在所述第一绝缘膜中的所述插塞连接部分附近的第一区域中；多个第二虚布线，设置在所述第一绝缘膜中除了所述插塞连接部分之外的所述布线附近的第二区域中，且至少其宽度小于所述第一虚布线的宽度或者其图形覆盖率大于所述第一虚布线的图形覆盖率。 | ||
| 申请公布号 | CN1953171A | 申请公布日期 | 2007.04.25 |
| 申请号 | CN200610162720.3 | 申请日期 | 2006.10.23 |
| 申请人 | 株式会社东芝 | 发明人 | 森田敏行;西冈岳 |
| 分类号 | H01L23/522(2006.01);H01L21/768(2006.01) | 主分类号 | H01L23/522(2006.01) |
| 代理机构 | 北京市中咨律师事务所 | 代理人 | 杨晓光;李峥 |
| 主权项 | 1.一种半导体器件，包括：半导体衬底；第一绝缘膜，设置在所述半导体衬底之上；第二绝缘膜，设置在所述第一绝缘膜之上；布线，设置在所述第一绝缘膜中并具有插塞连接部分；插塞，设置在所述第二绝缘膜中并连接到所述插塞连接部分；多个第一虚布线，设置在所述第一绝缘膜中所述插塞连接部分附近的第一区域中；以及多个第二虚布线，设置在所述第一绝缘膜中除了所述插塞连接部分之外所述布线附近的第二区域中，且至少其宽度小于所述第一虚布线的宽度或者其图形覆盖率大于所述第一虚布线的图形覆盖率。 | ||
| 地址 | 日本东京都 | ||