| 发明名称 | 在先进CMOS技术中应变Ge的集成 | ||
| 摘要 | 本发明公开了一种在压缩应变Ge层(100)中制造PFET器件的结构和方法。该器件的制造方法与标准CMOS技术兼容，并且完全可升级。该方法包括选择性外延沉积Ge含量大于50％的缓冲层(101)、纯Ge层(100)和SiGe顶层(120)。制造的在压缩应变Ge层中寄宿的掩埋沟道PMOS器件相对于类似的Si器件显示出较好的器件特性。 | ||
| 申请公布号 | CN1954439A | 申请公布日期 | 2007.04.25 |
| 申请号 | CN200580015590.4 | 申请日期 | 2005.05.10 |
| 申请人 | 国际商业机器公司 | 发明人 | 尚慧玲;M·艾昂;J·O·舒;K·W·古亚里尼 |
| 分类号 | H01L29/06(2006.01);H01L31/0328(2006.01);H01L31/0336(2006.01);H01L29/739(2006.01);H01L31/072(2006.01);H01L21/337(2006.01);H01L21/3205(2006.01);H01L21/8249(2006.01);H01L21/331(2006.01);H01L21/8222(2006.01) | 主分类号 | H01L29/06(2006.01) |
| 代理机构 | 北京市中咨律师事务所 | 代理人 | 于静;刘瑞东 |
| 主权项 | 1.一种叠层结构，包括：SiGe籽晶层(101)，其中所述SiGe籽晶层是单晶，并且Ge浓度大约在50％到90％之间；以及压缩应变Ge层(100)，覆盖所述SiGe籽晶层(101)，其中所述压缩应变Ge层是单晶，并且与所述SiGe籽晶层有外延关系。 | ||
| 地址 | 美国纽约 | ||