发明名称 |
数据处理系统、及其操作和节电方法 |
摘要 |
公开了一个数据处理系统和在数据处理系统中节电的相关方法,其中数据处理系统包含一个处理器核心和被连接到处理器核心的系统电路。一个第一方法包含使处理器核心和系统电路进入低功率状态和允许处理器核心进行总线仲裁并且处理器核心仍然保持在低功率状态上。本发明的一个实施例还涉及一个通过授权某个请求方设备访问总线并且据此使处理器核心进入节电模式在数据处理系统中节电的方法。接着执行总线操作,而处理器核心保持在节电模式中。另一个实施例还涉及一个在调试状态下调试数据处理系统的方法,其中处理器核心和系统电路进入调试状态,其后处理器核心允许进行总线仲裁,并且处理器核心保持在调试状态下。 |
申请公布号 |
CN1312601C |
申请公布日期 |
2007.04.25 |
申请号 |
CN00815796.0 |
申请日期 |
2000.09.08 |
申请人 |
自由度半导体公司 |
发明人 |
约翰·H·阿伦茨;威廉·C·莫耶;史蒂文·L·施瓦茨 |
分类号 |
G06F13/364(2006.01);G06F1/32(2006.01) |
主分类号 |
G06F13/364(2006.01) |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
付建军 |
主权项 |
1.在数据处理系统中节电的方法,数据处理系统包含一个处理器和被连接到处理器的系统电路,处理器具有一个处理器核心和被连接到处理器核心的处理器时钟控制器,该方法包括:处理器和系统电路进入一个低功率状态;和处理器核心保持低功率状态时,允许处理器进行总线仲裁,其中进行总线仲裁包括:处理器时钟控制器在总线授权信号被提供给总线请求方设备的第一期间提供处理器时钟;和第一期间之后,处理器时钟控制器在总线请求方设备执行总线操作的第二期间保持处理器时钟。 |
地址 |
美国得克萨斯 |