| 主权项 |
1.一种用以将半导体晶片连接到基质之细长柱状 物,该柱状物包含至少两个细长的部分:一第一部 份,其包含一不含铅之金属材料、以及一第二部分 ,其包含焊料;该第一部份与半导体晶片相接触,且 具有不少于50微米之长度。 2.如申请专利范围第1项之柱状物,其中该柱状物之 长度系不少于约55微米。 3.如申请专利范围第1项之柱状物,其中该柱状物之 长度系大于约100微米。 4.如申请专利范围第1项之柱状物,其进一步包含一 层覆盖该第一部份之材料。 5.如申请专利范围第4项之柱状物,其中该层之材料 在该第一部份中包括一金属的氧化物。 6.如申请专利范围第1项之柱状物,该第一部份包括 铜。 7.如申请专利范围第6项之柱状物,其进一步包含一 层覆盖该第一部份之铜氧化物。 8.一种半导体元件,其包含: 一半导体晶片;及 复数个连接到该晶片之柱状物,该等柱状物各包含 至少两个细长的部分:一第一部份,其包括一不含 铅之金属材料、以及一第二部分,其包括焊料;该 第一部份与半导体晶片相接触,且具有不少于约50 微米之长度。 9.如申请专利范围第8项之元件,其中该等柱状物之 长度系不少于约55微米。 10.如申请专利范围第8项之元件,其中该等柱状物 之长度系大于约100微米。 11.如申请专利范围第8项之元件,其进一步包含一 层覆盖该复数个柱状物至少其中一柱状物之第一 部份的材料。 12.如申请专利范围第11项之元件,其中该层材料在 第一部份中包括一金属之氧化物。 13.如申请专利范围第8项之元件,其中复数个柱状 物其中至少一柱状物的第一部份含铜。 14.如申请专利范围第13项之元件,其进一步包含一 层覆盖该复数个柱状物至少其中一柱状物之第一 部份的铜氧化物。 15.一种用以制造电性连接到半导体晶片之方法,该 方法包含: 在该晶片上形成一层感光材料; 使该层材料之预定区域暴露到辐射,并移除该层暴 露到辐射之部分,以便在该层中形成穿透孔,从而 透过该等孔暴露晶片之区域; 以一金属充填该等孔之部分,以形成一细长的金属 材料柱状物,以致于使该金属材料与晶片接触; 以焊料充填该等孔之部分,以形成细长之焊料柱状 物,以致于使该焊料与金属材料相接触;及 移除该层材料。 16.如申请专利范围第15项之方法,其中该充填系藉 由一包括电镀之程序加以实行。 17.如申请专利范围第16项之方法,其中该成形步骤 形成一层深度不少于约50微米之感光材料,且实行 以金属材料充填,以致于使金属材料之细长柱状物 的长度不少于约50微米。 18.如申请专利范围第15项之方法,其中该成形步骤 形成一层深度不少于约50微米之感光材料,且实行 以金属材料与焊料充填,以致于使金属材料之细长 柱状物与焊料柱状物的长度不少于约55微米。 19.如申请专利范围第15项之方法,其中该成形步骤 形成一层深度不少于约50微米之感光材料,且实行 以金属材料与焊料充填,以致于使金属材料之细长 柱状物与焊料柱状物的总长度不少于约100微米。 20.如申请专利范围第15项之方法,其进一步包含使 该焊料与一基质相接触,且对该焊料加热,使焊料 产生回流(reflow)。 21.如申请专利范围第20项之方法,其进一步使焊料 之柱状物回流,以便在使其与基质接触以前形成一 球形体。 22.如申请专利范围第15项之方法,其进一步包含在 该金属材料之一侧表面上形成一层材料。 23.一种用以制造电性连接到半导体晶片之方法,该 方法包含: 形成复数个连接到一半导体晶片之柱状物,该等柱 状物各包含至少两个细长的部分:一第一部份,其 包括一金属材料、以及一第二部分,其包括焊料; 该金属材料系具有高于该第二部分中之材料的回 流温度,该第一部份与该半导体晶片相接触;及 在该复数个柱状物之至少其中一个柱状物的第一 部份之一侧表面上提供一层材料;其中,该提供步 骤系包括在一含氧环境中将该金属材料加热到一 高温以氧化该金属材料。 24.如申请专利范围第23项之方法,其中该第二部份 系为一球形。 25.一种用于半导体晶片之覆晶互连结构,其包含两 个细长部分:一第一部份,其包括焊料、无铅焊料 或一可溅湿材料,包括镍与金;以及一第二部分,其 包含一材料,该材料之回流温度较第一部份之材料 为高,该第二部分与该半导体晶片相接触。 26.如申请专利范围第25项之结构,其中该第二部分 包括铜、金或焊料金属。 27.一种用于半导体晶片之覆晶互连结构,其包含与 该半导体晶片相接触的细长部分、以及一球形部 分;该细长部分包括铜,或是一回流温度较该球形 部分高的焊料金属,该球形部分包括一焊料材料。 28.如申请专利范围第27项之结构,其中该球形部分 不含铅。 图式简单说明: 第1A图系为使用本发明之细长柱状物将一覆晶连 接到一基质的横剖面图,以显示本发明; 第1B图系为第1A图之系统的一部份1B之分解图,其更 为详细显示细长柱状物、矽晶片与基质之间的互 连; 第2A~2G图系为一半导体晶片之一部分以及在各阶 段与该晶片相关的不同层之横剖面图,以说明制造 该等附接到晶片之细长柱状物以及此等将柱状物 附接到一基质的程序,显示本发明之一实施例; 第3A图系为一覆晶之立体图,该覆晶在其一侧上具 有细长的柱状物,以显示本发明之一实施例; 第3B图系为第3A图之覆晶之一部份3B的横剖面图,以 显示本发明之该实施例; 第3C图系为该覆晶之一部分、以及将覆晶附接到 基质之后并注入下方充填材料之基质的横剖面图, 以显示本发明之一实施例; 第4A图系为连接到一基质之一覆晶的横剖面图,其 中该覆晶与基质皆系加以卷曲,以显示该晶片中之 剪应力; 第4B图系为第4A图之覆晶的俯视图; 第5A与5B图系为标绘图,显示一20厘米晶片之剪应力 分布,其中该晶片系使用高度为100微米、且凸块直 径为60与100微米(以100/120/160/225微米之凸块间距)的 本发明之细长柱状物连接到一基质,以显示本发明 ; 第6A与6B图系为标绘图,显示类似第5A与5B图中所示 的半导体晶片中之剪应力,但是细长柱状物之高度 系为125微米,而不是100微米; |
