| 主权项 |
1.一种制造一具有薄膜电路组件之干涉调变器的 方法,该方法包含: 将至少一干涉调变器制造在一透明基板上; 将至少一薄膜电路组件制造在该透明基板上, 其中该制造包含沉积一半导体、金属、氧化物或 聚合物中之至少一者,以同时形成用于一薄膜电路 组件与一干涉调变器的结构。 2.如请求项1之方法,其中该至少一薄膜电路组件系 直接制造在该至少一干涉调变器附近。 3.如请求项1之方法,其中制造一干涉调变器包含制 造一同质调变器。 4.如请求项1之方法,其中制造该干涉调变器包含制 造一可分离调变器。 5.如请求项1之方法,其中制造该薄膜电路组件包含 使用低温多晶矽来制造电晶体。 6.如请求项1之方法,其中制造该等薄膜电路组件包 含制造薄膜二极体。 7.如请求项5之方法,其中使用低温多晶矽制造该等 电晶体包含制造上闸极低温多晶矽电晶体。 8.如请求项5之方法,其中使用低温多晶矽制造该等 电晶体包含制造下闸极低温多晶矽电晶体。 9.一种包含一具有薄膜电路组件之干涉调变器的 显示装置,其包含: 至少一干涉调变器设在一透明基板上; 至少一薄膜电路组件设在该透明基板上,其中半导 体、金属、氧化物或聚合物中之至少一者系同时 沉积,以形成该干涉调变器及该薄膜电路组件。 10.如请求项9之显示装置,其中该至少一干涉调变 器元件包含一调变器元件阵列。 11.如请求项9之显示装置,其中该薄膜电路组件包 含至少一由群组中所挑选的组件,该群组包含:一 薄膜电晶体;一低温、多晶矽、上闸极电晶体;一 低温、多晶矽、下闸极电晶体;及一薄膜二极体。 12.如请求项9之显示装置,其中该至少一薄膜电路 组件包含至少一对应于每个元件之薄膜电路组件 。 13.如请求项9之显示装置,其中该薄膜电路组件系 直接相邻于该元件。 14.如请求项9之显示装置,其中该薄膜电路组件系 位于该调变器之外。 15.一种制造一具有薄膜电路组件之干涉调变器的 方法,该方法包含: 将至少一干涉调变器制造在一透明基板上; 将至少一薄膜电路组件制造在该透明基板上, 其中该制造包含沉积一聚合物材料以形成该干涉 调变器之柱,及同时形成一薄膜电路组件之平面化 层。 16.一种包含一具有薄膜电路组件之干涉调变器的 显示器装置,其包含: 至少一干涉调变器设在一透明基板上; 至少一薄膜电路组件设在该透明基板上, 其中在制造期间,形成该干涉调变器之柱及形成一 薄膜电路组件之平面层的聚合物材料系同时沉积 。 17.一种制造一具有薄膜电路组件之干涉调变器的 方法,该方法包含: 将至少一干涉调变器制造在一透明基板上; 将至少一薄膜电路组件制造在该透明基板上, 其中该制造包含沉积非结晶矽,以形成一牺牲层用 于制造该干涉调变器,及同时形成一薄膜电路组件 之半导体层。 18.一种包含一具有薄膜电路组件之干涉调变器的 显示装置,其包含: 至少一干涉调变器设在一透明基板上; 至少一薄膜电路组件设在该透明基板上,其中在制 造期间,形成该干涉调变器之牺牲层及形成该薄膜 电路组件之半导体层的非结晶矽系同时沉积。 19.一种制造一具有薄膜电路组件之干涉调变器的 方法,该方法包含: 沉积一金属层以同时形成至少一干涉调变器之至 少部分的光学堆叠及至少一薄膜电晶体之一闸极; 遮罩且蚀刻该金属成为所需之图案; 沉积氧化物以同时形成一绝缘层在该光学堆叠及 该闸极之上; 沉积非结晶矽以同时形成一牺牲层,以产生一空腔 在该干涉调变器内及形成一半导体层在该薄膜电 晶体内; 遮罩且蚀刻该非结晶矽成为所需之图案; 沉积一聚合物材料以同时形成用于该干涉调变器 之柱及一用于该薄膜电晶体之平面化层; 遮罩且蚀刻该聚合物层成为所需之图案; 沉积一金属层以同时形成一用于该干涉调变器的 可移动层及该薄膜电晶体之源极及汲极;及 遮罩且蚀刻该金属层成为所需之图案。 图式简单说明: 图1a及1b显示一干涉调变器之实施例; 图2显示一具有整合薄膜电晶体之干涉调变器的侧 视图; 图3a-3l显示用于薄膜电晶体之整合制程之实施例; 图4a-4h显示用于一具有薄膜电晶体之干涉调变器 之整合制程的实施例; 图5a-5r显示用于一具有低温多晶矽、上闸极电晶 体之干涉调变器之整合制程流程的实施例; 图6a-6n显示用以一具有低温多晶矽、下闸极电晶 体之干涉调变器之整合制程流程的实施例; 图7显示一用以与制造多晶矽、上闸极电晶体一起 制造干涉调变器之方法的实施例的流程图。 |
