| 主权项 |
1.一种电晶体阵列基板,系具备: 基板; 复数个驱动电晶体,系以矩阵状排列于该基板上, 并于闸极与源极-汲极之间存在闸极绝缘膜; 复数条讯号线系与该复数个驱动电晶体之闸极一 起图案化,而在该基板上排列成在既定方向延伸; 复数条供应线,系与该复数个驱动电晶体之源极- 汲极一起图案化,而排列成透过该闸极绝缘膜来与 该复数条讯号线交叉,并与驱动电晶体之源极及汲 极中之一边导通;以及 复数条供电配线,分别沿着该复数条供应线层叠于 该复数条供应线。 2.如申请专利范围第1项之电晶体阵列基板,其中更 具备复数条扫描线,与该复数个驱动电晶体之源极 -汲极一起图案化而排列成透过该闸极绝缘膜来与 该复数条供应线交叉。 3.如申请专利范围第2项之电晶体阵列基板,其中更 具备复数个开关电晶体,以矩阵状排列于该基板上 并在闸极与源极-汲极之间存在该闸极绝缘膜; 该复数个驱动电晶体之源极及汲极中之另一边,与 该复数个开关电晶体之源极及汲极中之一边分别 导通; 该复数个开关电晶体之闸极透过形成于该闸极绝 缘膜之接触窗来与该扫描线导通; 该复数个开关电晶体之源极及汲极中之另一边透 过形成于该闸极绝缘膜之接触窗来与该讯号线导 通。 4.如申请专利范围第2项之电晶体阵列基板,其中更 具备复数个保持电晶体,以矩阵状排列于该基板上 并在闸极与源极-汲极之间存在该闸极绝缘膜; 该复数个保持电晶体之源极及汲极中之一边,分别 透过形成于该闸极绝缘膜之接触窗来与该复数个 驱动电晶体之闸极导通; 该复数个保持电晶体之源极及汲极中之另一边,与 该供应线或该扫描线导通; 该复数个保持电晶体之闸极透过形成于该闸极绝 缘膜之接触窗来与该扫描线导通。 5.如申请专利范围第1项之电晶体阵列基板,其中更 具有与该驱动电晶体之源极及汲极中之一边连接 的发光元件。 6.如申请专利范围第1项之电晶体阵列基板,其中更 具有资料驱动器,用以经由该供应线来使写入电流 流过该驱动电晶体之闸极-源极间。 7.如申请专利范围第3项之电晶体阵列基板,其中更 具有选择驱动器,用来选择该扫描线以打开该开关 电晶体。 8.如申请专利范围第1项之电晶体阵列基板,其中具 有供电驱动器,该供电驱动器系连接于该供电配线 ,用以在选择期间经由该供电配线来施加写入供电 电压,用来使写入电流流过该驱动电晶体;亦用以 按照在该选择期间保持于该驱动电晶体闸极-源极 间之电压,在发光期间经由该驱动电晶体施加驱动 供电电压,用来使驱动电流流过发光元件。 9.如申请专利范围第1项之电晶体阵列基板,其中该 供电配线之膜厚为1.31 ~ 6m。 10.如申请专利范围第1项之电晶体阵列基板,其中 该供电配线之宽度为7.45 ~ 44m。 11.如申请专利范围第1项之电晶体阵列基板,其中 该供电配线之电阻率为2.1~9.6cm。 12.如申请专利范围第1项之电晶体阵列基板,其中 更具备发光元件,其具有像素电极、EL层及对向电 极并连接于该驱动电晶体;该供电配线系将与作为 该像素电极之材料膜及作为该对向电极之材料膜 为不同的材料膜加以图案化而形成,且比该驱动电 晶体之闸极的膜厚更厚,比该驱动电晶体之源极- 汲极之膜厚更厚。 13.一种显示面板,系具备: 基板; 复数个驱动电晶体,以矩阵状排列于该基板上,并 在闸极与源极-汲极之间存在闸极绝缘膜; 复数条讯号线,与该复数个驱动电晶体之闸极一起 图案化,在该基板上排列成在既定方向延伸; 复数条供应线,与该复数个驱动电晶体之源极-汲 极一起图案化,而排列成透过该闸极绝缘膜来与该 复数条讯号线交叉,且与驱动电晶体之源极及汲极 中之一边导通; 复数条供电配线,分别沿着该复数条供应线连接于 该复数条供应线; 复数个像素电极,分别与该复数个驱动电晶体之源 极及汲极之另一边导通; 复数个发光层,形成于该复数个像素电极之各电极 ;以及 被覆有该复数个发光层之对向电极。 14.如申请专利范围第13项之显示面板,其中更具备 复数条扫描线,与该复数个电晶体之源极-汲极一 起图案化而排列成透过该闸极绝缘膜来与该复数 条供应线交叉。 15.如申请专利范围第14项之显示面板,其中更具备 复数个开关电晶体,以矩阵状排列于该基板上且在 闸极与源极-汲极之间存在该闸极绝缘膜; 该复数个驱动电晶体之源极及汲极中之另一边,分 别与该复数个开关电晶体之源极及汲极中之一边 导通; 该复数个开关电晶体之闸极透过形成于该闸极绝 缘膜之接触窗来与该扫描线导通; 该复数个开关电晶体之源极及汲极中之另一边,透 过形成于该闸极绝缘膜之接触窗来与该讯号线导 通。 16.如申请专利范围第14项之显示面板,其中更具备 复数个保持电晶体,以矩阵状排列于基板上且在闸 极与源极-汲极之间存在该闸极绝缘膜; 该复数个保持电晶体之源极及汲极中之一边,分别 透过形成于该闸极绝缘膜之接触窗来与该复数个 驱动电晶体之闸极导通; 该复数个保持电晶体之源极及汲极中之另一边,与 该供应线或该扫描线导通; 该复数个保持电晶体之闸极透过形成于该闸极绝 缘膜之接触窗来与该扫描线导通。 17.如申请专利范围第13项之显示面板,其中该供电 配线系将与作为该像素电极之材料膜及作为该对 向电极之材料膜为不同的材料膜加以图案化而形 成,且比该驱动电晶体之闸极之膜厚更厚,比该驱 动电晶体之源极-汲极之膜厚更厚。 18.一种显示面板之制造方法,系具有以下之过程: 在面板上将像素电极加以图案化以形成矩阵状排 列; 在该像素电极之间形成金属所构成之配线; 在该配线之表面被覆拨液导通层; 在该电极涂布有机化合物含有液,藉此形成有机化 合物层薄膜。 19.如申请专利范围第18项之显示面板之制造方法, 其中在该有机化合物层形成后,以被覆该有机化合 物层及该配线之方式形成对向电极薄膜。 20.如申请专利范围第18项之显示面板之制造方法, 其中该有机化合物层为有机EL层。 21.如申请专利范围第18项之显示面板之制造方法, 其中该配线系电性连接于该有机化合物层。 22.如申请专利范围第18项之显示面板之制造方法, 其中更具备电性连接于该有机化合物层之电晶体 。 23.如申请专利范围第22项之显示面板之制造方法, 其中该配线为连接于电晶体之供电配线。 24.如申请专利范围第18项之显示面板之制造方法, 其中该像素电极之表面为金属氧化物。 25.如申请专利范围第18项之显示面板之制造方法, 其中该拨液导通层具有三化合物。 图式简单说明: 第1图系用来将EL显示面板1之电路构成与绝缘基板 2一起显示的图式。 第2图系EL显示面板1之像素电路Pi,j之等价电路图 。 第3图系显示EL显示面板1之像素电路Pi,j之电极的 俯视图。 第4图系显示EL显示面板1之像素电路Pi,j之电极的 俯视图。 第5图系第3图所示之Ⅴ-Ⅴ线剖面图。 第6图系第3图所示之Ⅵ-Ⅵ线剖面图。 第7图系第3图所示之Ⅷ-Ⅶ线剖面图。 第8图系第3图所示之Ⅷ-Ⅷ线剖面图。 第9图系在闸极层图案化后之状态之俯视图。 第10图系在汲极层图案化后之状态之俯视图。 第11图系于图案化后之闸极层叠上汲极层后之状 态之俯视图。 第12图系显示EL显示面板1之有机EL层之布局的概略 俯视图。 第13图系用来说明EL显示面板1之驱动方法的时序 图。 第14图系用来说明EL显示面板1之别的驱动方法的 时序图。 第15图系显示各像素电路Pl,l~Pm,n之驱动电晶体23及 有机EL元件20之电流-电压特性的曲线图。 第16图系显示32寸EL显示面板1之供电配线90及共通 配线91分别之最大电压降与配线电阻率/截面积S 之相关性的曲线图。 第17图系显示32寸EL显示面板1之供电配线90及共通 配线91分别之截面积与电流密度之相关性的曲线 图。 第18图系显示40寸EL显示面板1之供电配线90及共通 配线91分别之最大电压降与配线电阻率/截面积S 之相关性的曲线图。 第19图系40寸EL显示面板1之供电配线90及共通配线 91分别之截面积与电流密度之相关性的曲线图。 第20图系将EL显示面板1之电路构成与绝缘基板2一 起显示的图式。 第21图系EL显示面板1之像素电路Pi,j之等价电路图 。 第22图系显示EL显示面板1之像素电路Pi,j及像素电 路Pi,j+1之电极的俯视图。 第23图系在驱动电晶体23正交于通道宽度之面截断 后之剖面图。 第24图系第3图所示之ⅩⅩⅣ-ⅩⅩⅣ线剖面图。 第25图系第3图所示之ⅩⅩⅤ-ⅩⅩⅤ线剖面图。 第26图系显示拨液性导通膜55之包膜构造的示意图 。 第27图系显示EL显示面板1之有机EL层之布局的概略 俯视图。 第28图系用来说明EL显示面板1之动作的时序图。 |
