用于主机子卡接口的后向兼容并行DDR总线

摘要

一种主机子卡接口与遗留接口是管脚兼容的，但是重定义管脚子集以实现高带宽双数据速率(DDR)总线。通过检查子卡上的cookie，主机平台确定子卡是支持DDR总线还是支持遗留接口，然后配置管脚子集以实现遗留接口或DDR总线。

主权项

1.一种用于主机子卡接口的双数据速率(DDR)总线系统，所述主机子卡接口与用来使遗留子卡与主机接口的遗留接口是管脚兼容的，所述遗留接口包括被所述主机用来向所述子卡上的寄存器写入值的并行端口，所述并行端口利用主机子卡连接器上的管脚子集，所述总线系统包括：子卡终接逻辑块，其耦合到先前用于所述并行端口的管脚子集，并且将所述管脚子集重定义为接收管脚集合、接收控制管脚、接收时钟管脚、发送管脚集合、控制管脚和发送时钟管脚；主机终接逻辑块，其耦合到先前用于所述并行端口的管脚子集，并且将所述管脚子集重定义为接收管脚集合、接收控制管脚、接收时钟管脚、发送管脚集合、发送控制管脚和发送时钟管脚；其中所述子卡终接逻辑实现所述子卡上的存储器或寄存器和主机存储器之间的DMA传送，并且其中利用通用数据帧传送分组数据，利用控制帧断言控制，并且在所述控制管脚上断言控制信号以指示控制帧；其中所述主机终接逻辑利用读和写帧来实现所述遗留并行端口的功能以读和写数据到子卡寄存器，其中利用通用数据帧传送分组数据，利用DMA数据帧传送DMA数据，利用控制帧断言控制，并且在所述控制管脚上断言控制信号以指示控制帧。