发明名称 |
用于闪速存储器允许可更改位的系统和存储数据的方法 |
摘要 |
系统(70)包括微处理器(74),一个用于往闪速存储器器件(71)中写数据的数据总线(75)和一个用于从闪速存储器器件(71)中读数据的数据总线(75),闪速存储器器件(71)包括错误修正编码器(72)、闪速存储器(71)、错误修正解码器(73)、和闪速存储器数据总线,所述数据总线用于互连错误修正编码器(72)、闪速存储器(71)和错误修正解码器(73)。数据在由错误修正编码器(72)处理时被转换为包括状态字(51)、数据字(52)、和冗余字(53)的字。这一方法允许以单一位改变修正错误。 |
申请公布号 |
CN1311354C |
申请公布日期 |
2007.04.18 |
申请号 |
CN02801354.9 |
申请日期 |
2002.04.12 |
申请人 |
皇家菲利浦电子有限公司 |
发明人 |
S·加皮施;C·P·M·J·巴根;A·G·J·斯伦特;H·-J·格尔克 |
分类号 |
G06F11/10(2006.01) |
主分类号 |
G06F11/10(2006.01) |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
吴立明;王忠忠 |
主权项 |
1.一种系统,包括一个微处理器(74)、一个用于往闪速存储器器件中写数据和用于从该闪速存储器器件读数据的数据总线,该闪速存储器器件包括:错误修正编码器(72),用于接收将被存储的数据及用于生成一个冗余字(53),将被存储的该数据和该冗余字(53)被提供给闪速存储器(71);闪速存储器(71),用于存储冗余字(53)和数据字(50);错误修正解码器(73),用于在从闪速存储器(71)读出期间接收该数据字(50)和该冗余字(53);和闪速存储器数据总线(75),用于互连错误修正编码器(72)、闪速存储器(71)和错误修正解码器(73),其中将被存储的该数据,一旦经错误修正编码器(72)处理,就被转换成数据字(50),该数据字(50)包括状态字(51)和数据部分(52),其中,为位变化预留的状态字通过保持错误修正,提供一种位的可更改性。 |
地址 |
荷兰艾恩德霍芬 |