解码器电路、光接收放大器电路和光学拾取器

摘要

本发明的解码器电路，安装在集成电路中，对施加在单一外部输入端子上的输入电压进行解码，使其成为3值以上的控制输出，目的在于缩小管芯。设有发射极连接于高电平一侧的电源、基极连接于上述外部输入端子、集电极成为第1控制输出的输出端的P型晶体管和发射极连接于低电平一侧的电源、基极连接于上述外部输入端子、集电极成为第2控制输出的输出端的N型晶体管。通过对控制输出进行逻辑运算而恢复为3值以上的数据。因此，为作成第1及第2控制输出，与采用需要许多晶体管和恒流源等的比较器的情况相比，各用1个晶体管就可以，从而能够进一步缩小管芯。

主权项

1.一种解码器电路(11、21、31、41)，安装在集成电路中，将施加在单一外部输入端子(12)上的输入电压解码为3值以上的控制输出，其特征在于，包含：P型晶体管Q1，发射极/源极连接于高电平Vcc一侧的电源、基极/栅极连接于上述外部输入端子(12)、集电极/漏极成为第1控制输出Vo1的输出端；以及N型晶体管Q2，发射极/源极连接于低电平GND一侧的电源、基极/栅极连接于上述外部输入端子(12)、集电极/漏极成为第2控制输出Vo2的输出端。