锁相环电路及信息再现装置

摘要

提供一种即使在发生了频率比较器的错误检测时也能够减少错误检测的影响，并且能够实现稳定且高速的频率锁定的PLL电路和信息再现装置，具有：频率比较器25，与来自VCO 23的时钟CLKA到CLKC同步地提取过零信号ZC，并且观察过零沿与时钟CLKA同步地从哪个相位到哪个相位改变，从而检测因为频率误差所致的频率的高/低，并输出向上信号UP或向下信号DOWN；积分电路26，对向上信号UP或向下信号DOWN进行积分；比较器27，接收被积分的向上信号UP或向下信号DOWN，判断频率误差的方向，并输出三个信号UPM、DOWNM和NOM；和增益调整电路28，确定是否要输出信号，或者由信号UPM、DOWNM和NONM的顺序的模型确定反馈增益，并将其输出。

主权项

1.一种锁相环电路，包含： 根据控制信号以一种频率振荡并输出具有预定的频率的时钟的振荡电 路； 检测来自所述振荡电路的时钟和输入信号之间的相位差，并输出相位差 数据的相位比较电路； 基于述相位比较电路的所述相位差数据和反馈信号来产生所述控制信 号，并将其提供给所述振荡电路的反馈电路； 比较所述输入信号和所述振荡电路的所述时钟的频率，并输出根据频率 误差的信号的频率比较器； 按照所述频率比较器的所述频率误差积分所述信号的积分电路； 由所述积分电路的积分结果来判断所述频率误差的方向的判断电路；和 基于所述判断电路的判断结果，切换所述反馈信号的反馈增益的增益调 整电路。