| 发明名称 | 用于在双通道处理器中控制处理的装置和方法 | ||
| 摘要 | 根据本发明的实施例，公开了一计算机处理器结构；尤其是公开了一种计算机处理器、一种操作所述处理器的方法以及一种计算机程序产品，所述计算机程序产品利用用于所述计算机的指令集合。在根据本发明的一个实施例中，提供了一种计算机处理器，包括：解码单元，用于解码来自于存储器的一串指令包，其中每个指令包包括多条指令；第一处理通道，其包括多个功能单元并可操作用于执行控制处理操作；第二处理通道，其包括多个功能单元并可操作用于执行数据处理操作；其中所述解码单元可操作用于接收指令包，并检测所述指令包是否定义了(i)多个控制指令或(ii)其中的一个或多个指令为数据处理指令的多个指令，以及其中当所述解码单元检测到所述指令包包括多个控制指令时，所述控制指令被提供给第一处理通道以按照程序顺序执行。 | ||
| 申请公布号 | CN1950795A | 申请公布日期 | 2007.04.18 |
| 申请号 | CN200580010660.7 | 申请日期 | 2005.03.22 |
| 申请人 | 艾色拉公司 | 发明人 | S·诺勒斯 |
| 分类号 | G06F9/38(2006.01) | 主分类号 | G06F9/38(2006.01) |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 王小衡;王忠忠 |
| 主权项 | 1.一种计算机处理器，所述处理器包括：(a)解码单元，用于解码来自于一存储器的一串指令包，其中每个指令包包括多条指令；(b)第一处理通道，其包括多个功能单元并可操作用于执行控制处理操作；(c)第二处理通道，其包括多个功能单元并可操作用于执行数据处理操作；其中所述解码单元可操作用于接收指令包，并检测所述指令包是否定义了(i)多个控制指令或(ii)其中的一个或多个指令为数据处理指令的多个指令，以及其中当所述解码单元检测到所述指令包包括多个控制指令时，所述控制指令被提供给所述第一处理通道以按照程序的顺序执行。 | ||
| 地址 | 英国布里斯托尔 | ||