半导体记忆装置

摘要

提供一种在待机时，以及动作时削减消耗电力之同时，记忆器容量大规模化也可能的半导体记忆装置。记忆单元排列(110)，以相对于相互相邻的两行记忆单元一个的比例，设置源极线(SN0~SNk)。再有，对应于各源极线设置向各源极线提供比接地电位高而比电源电位低的源极偏压电位之源极偏压控制电路(121)。藉由源极偏压控制电路(121)，在待机期间，控制各源极线为被供给上述源极偏压电位的状态之同时，在有效期间，控制与读出对象的记忆单元非连接之源极线为被供给上述源极偏压电位的状态。