积体电路设计模拟环境之测试型样产生方法及储存媒体

摘要

本发明提供一种测试型样(test pattern)之产生方法及储存媒体，其适用于一积体电路设计模拟环境。该具选项功能测试型样产生方法包括：合并至少二测试向量，藉以产生一合并测试向量；其中个别测试向量定义一组测试行为；以及利用该积体电路设计模拟环境进行该合并测试向量之编译及连结后，产生一合并测试型样；其中该合并测试型样可分别进行个别测试向量所定义之测试行为。