发明名称 半导体装置及其制造方法
摘要 本发明目的在于提供一种技术,其不会引起伴随于虚主动区域之配置之晶片面积增大,并使半导体基板之表面平坦性提高。其解决手段在于:于主动区域之n型埋入层3之上侧部分,形成具有厚的膜厚之高耐压MISFET之闸极绝缘膜7,于该闸极绝缘膜7之上侧部分,形成内部电路之电阻元件IR。藉由于n型埋入层3与电阻元件IR之间嵌插厚的闸极绝缘膜7,构成于基板1(n型埋入层3)与电阻元件IR之间形成之耦合电容降低之构造。
申请公布号 TW200715559 申请公布日期 2007.04.16
申请号 TW095125378 申请日期 2006.07.12
申请人 瑞萨科技股份有限公司 发明人 吉住圭一;桶口和久;中地孝行;绞缬政巳;安冈秀记
分类号 H01L29/78(2006.01);H01L21/3205(2006.01);H01L21/336(2006.01) 主分类号 H01L29/78(2006.01)
代理机构 代理人 陈长文
主权项
地址 日本
您可能感兴趣的专利