| 摘要 |
Ein Zellen-Design und Verfahren zum Reduzieren der Zellen-Größe von Zellen in Hochstrom-Einrichtungen, wie z. B. MRAM, durch das Vergrößern der effektiven Breite eines Transistors in der Zelle, so dass sie größer ist als die tatsächliche Breite des aktiven Gebietes der Zelle, werden beschrieben. Dies erlaubt es, dass die Zellen-Größe verringert wird, ohne dass der Strom, welcher durch den Transistor getrieben wird, abnimmt. Gemäß der Erfindung wird dies dadurch erreicht, dass die Längen von Gate-Teilen von einem oder mehr Transistoren in dem aktiven Gebiet einer Zelle vergrößert werden, um die effektive Transistor-Breite zu vergrößern. In einer Ausgestaltung werden pro Zelle zwei Transistoren verwendet, welche elektrisch parallel geschaltet sind. Die zwei Transistoren verdoppeln die effektive Transistor-Breite innerhalb der Zelle bezogen auf ein Einzel-Transistoren-Design. Solche Zellen-Designs können mit einer Vielzahl von Einrichtungen verwendet werden, einschließlich verschiedener Arten von MRAM und PCRAM.
|
