| 主权项 |
1.一种使积体电路中讯号路径最佳化的方法,包括: 于一积体电路布局中提供一讯号路径,其中该讯号 路径包括在一叠金属层中之金属线的组态,其中每 一该金属层藉由一介电物质与下层基底隔离; 计算该讯号路径之一温度上升量估计値; 将该温度上升量估计値与一标准値比较; 当该温度上升量估计値超过该标准値时,更新该讯 号路径,其系包含产生该金属层中该金属线之一新 组态,其中该新组态对应较该温度上升量估计値为 低之一新的温度上升量估计値;以及 针对该新组态,计算其对应之新的温度上升量估计 値,并将该新的温度上升量估计値与该标准値比较 ,并当该新的温度上升量估计値较该标准値为高时 ,更新该讯号路径。 2.如申请专利范围第1项所述之使积体电路中讯号 路径最佳化的方法,其中该金属线包含铜。 3.如申请专利范围第1项所述之使积体电路中讯号 路径最佳化的方法,其中该更新该讯号路径的步骤 系由一自动讯号路径系统为之。 4.如申请专利范围第1项所述之使积体电路中讯号 路径最佳化的方法,其中计算该讯号路径之温度上 升量估计値的步骤包含,基于该金属线电流密度及 该介电物质之热导性的运算。 5.如申请专利范围第1项所述之使积体电路中讯号 路径最佳化的方法,其中该金属线系藉由镶嵌程序 形成之。 6.如申请专利范围第1项所述之使积体电路中讯号 路径最佳化的方法,其中该更新该讯号路径的步骤 包含减少介于该金属线及该基底之间之该介电物 质的总量。 7.如申请专利范围第1项所述之使积体电路中讯号 路径最佳化的方法,其中该更新该讯号路径的步骤 包括将该金属线与该基底之一浮置扩散区域耦合 。 8.如申请专利范围第7项所述之使积体电路中讯号 路径最佳化的方法,其中该基底包含一P型掺杂区, 且该浮置扩散区域包含一N型掺杂区。 9.如申请专利范围第1项所述之使积体电路中讯号 路径最佳化的方法,其中该更新该讯号路径的步骤 包含将该讯号路径金属线与一金属散热片连结,其 中该金属散热片包含一藉由接触插拴连结之金属 线组,其形成一大热体(thermal mass)。 10.如申请专利范围第9项所述之使积体电路中讯号 路径最佳化的方法,其中该金属线组系于低于该讯 号路径金属线之金属层中形成。 11.一种用于设计一积体电路装置的方法,包括: 产生一积体电路布局,其包含复数电路单元及讯号 节点,及一叠金属层,其中该叠金属层定义在该讯 号节点之间之复数讯号路径,其中每一讯号路径包 含在该金属层中之金属线的组态,且其中每一该金 属层藉由一介电物质与下层基底隔离; 计算每一该讯号路径之焦耳热估计値; 将该焦耳热估计値与一标准値比较; 当该焦耳热估计値超过该标准値时,更新该讯号路 径,其系包含产生该金属层中该金属线之一新组态 ,其中该新组态对应较该焦耳热估计値为低之一新 的焦耳热估计値;以及 重复执行上述计算焦耳热估计値的步骤、将该焦 耳热估计値与该标准値比较的步骤、及更新该讯 号路径的步骤,直到该焦耳热估计値不超过该标准 値为止。 12.如申请专利范围第11项所述之用于设计一积体 电路装置的方法,其中该金属线包含铜。 13.如申请专利范围第11项所述之用于设计一积体 电路装置的方法,其中该产生该积体电路布局及该 更新该讯号路径的步骤系由一自动讯号路径系统 为之。 14.如申请专利范围第11项所述之用于设计一积体 电路装置的方法,其中计算该讯号路径之焦耳热估 计値的步骤包含,基于该金属线电流密度及该介电 物质之热导性的运算。 15.如申请专利范围第11项所述之用于设计一积体 电路装置的方法,其中该金属线系藉由镶嵌程序形 成之。 16.如申请专利范围第11项所述之用于设计一积体 电路装置的方法,其中更新该讯号路径的步骤包含 减少介于该金属线及该基底之间之该介电物质的 总量。 17.如申请专利范围第11项所述之用于设计一积体 电路装置的方法,其中更新该讯号路径的步骤包括 将该金属线与该基底之一浮置扩散区域耦合。 18.如申请专利范围第17项所述之用于设计一积体 电路装置的方法,其中该基底包含一P型掺杂区,且 该浮置扩散区域包含一N型掺杂区。 19.如申请专利范围第11项所述之用于设计一积体 电路装置的方法,其中该更新该讯号路径的步骤包 含将该讯号路径金属线与一金属散热片连结,其中 该金属散热片包含一藉由接触插拴连结之金属线 组,其产生一大热体(thermal mass)。 20.如申请专利范围第19项所述之用于设计一积体 电路装置的方法,其中该金属线组系于低于该讯号 路径金属线之金属层中形成。 21.一种用于积体电路中之讯号路径结构,其包括: 一第一金属线组,其系用于一叠金属层中,其中每 一该金属层藉由一介电物质与下层基底隔离;以及 一散热片,其系藉由至少一接触插拴与该第一金属 线组连结。 22.如申请专利范围第21项所述之用于积体电路中 之讯号路径结构,其中该散热片包含一第二金属线 组,其系藉由接触插拴连结以产生一大热体(thermal mass)。 23.如申请专利范围第22项所述之用于积体电路中 之讯号路径结构,其中该第二金属线组系于低于该 第一金属线组之金属层中形成。 24.如申请专利范围第21项所述之用于积体电路中 之讯号路径结构,其中该散热片包含设于该基底中 的一浮置扩散区域。 25.如申请专利范围第24项所述之用于积体电路中 之讯号路径结构,其中该基底包含一P型掺杂区,且 该浮置扩散区域包含一N型掺杂区。 图式简单说明: 第1图显示一积体电路装置的简化截面图。 第2图显示焦耳热观念之示意图。 第3图显示依据本发明之一较佳实施例中积体电路 装置之简化截面图。 第4图显示本发明之第一实施例之方法流程图。 第5图显示本发明之另一实施例之方法流程图。 第6图显示依据本发明之一较佳实施例。 第7图显示依据本发明之另一较佳实施例。 第8图显示依据本发明实施例中电流密度与温度上 升量之关系示意图。 第9图显示依据本发明实施例中电流密度与温度上 升量之关系示意图。 第10图显示依据本发明实施例中电流密度与温度 上升量之关系示意图。 第11图显示依据本发明实施例中电流密度与温度 上升量之关系示意图。 第12图显示依据本发明实施例中接触插拴间距与 温度上升量之关系示意图。 第13图显示依据本发明实施例中散热器间距与温 度上升量之关系示意图。 第14图显示依据本发明之另一较佳实施例。 |
