| 主权项 |
1.一种校正方法,应用于抑制直接转换(direct conversion)接收器之二次谐波失真,包括: 对一降频器(down converter)所输出之信号进行滤波, 以取得一干扰信号; 侦测上述干扰信号之强度,以得到一干扰信号强度 ; 根据上述干扰信号强度,产生一校正码;以及 根据上述校正码调整上述降频器。 2.如申请专利范围第1项所述之校正方法,其中上述 降频器系为一混波器(mixer)。 3.如申请专利范围第2项所述之校正方法,其中上述 降频器所输出之信号系进行带通滤波(bandpass- filtering)而产生上述干扰信号。 4.如申请专利范围第1项所述之校正方法,其中上述 校正码之产生系包括下列步骤: 量化(quantizing)上述干扰信号强度,以产生一数位码 ;以及 根据上述数位码以及一预设对照表,产生上述校正 码。 5.如申请专利范围第4项所述之校正方法,其中上述 数位码系藉由具有磁滞特性之一类比-数位转换器 所产生。 6.如申请专利范围第4项所述之校正方法,其中上述 数位码系作为一索引(index),用于检索上述预设对 照表中以找出上述校正码。 7.如申请专利范围第4项所述之校正方法,其中上述 校正码系藉由一区间码作为一索引(index),用于检 索上述预设对照表以找出上述校正码,其中上述区 间码系代表上述数位码所属之区间。 8.如申请专利范围第1项所述之校正方法,其中上述 干扰信号之强度系代表一接收信号之强度指示( received signal strength indicator;RSSI)。 9.如申请专利范围第1项所述之校正方法,其中上述 干扰信号之强度系表示上述干扰信号之功率。 10.一种校正电路,应用于抑制直接转换接收器之二 次谐波失真,包括:一降频器(down converter),用以对一 接收信号进行降频,并且输出一降频信号(down converted signal); 一滤波单元,耦接上述降频器之输出端,用以输出 一干扰信号; 一侦测单元,耦接上述滤波单元,用以侦测上述干 扰信号之强度,以得到一干扰信号强度;以及 一校正码产生器,用以根据上述干扰信号强度,产 生一校正码,其中上述校正码回授至上述降频器, 使得上述降频器根据上述校正码进行调整。 11.如申请专利范围第10项所述之校正电路,其中上 述滤波单元包含一带通滤波器。 12.如申请专利范围第10项所述之校正电路,其中上 述降频器包含一混波器。 13.如申请专利范围第10项所述之校正电路,其中上 述侦测单元系包括一接收信号强度指示(RSSI)侦测 器。 14.如申请专利范围第10项所述之校正电路,其中上 述滤波单元系为一功率侦测器。 15.如申请专利范围第10项所述之校正电路,其中上 述校正码产生器系包括: 一类比-数位转换器(ADC),用以接收上述之干扰信号 强度,且输出一数位码; 一预设对照表;以及 一数位信号处理单元,耦接上述对照表,输出上述 校正码。 16.如申请专利范围第15项所述之校正电路,其中上 述类比-数位转换器系包括至少一具有磁滞特性之 比较器。 17.如申请专利范围第15项所述之校正电路,其中上 述数位码系作为一索引(index),用于检索上述预设 对照表以找出上述校正码。 18.如申请专利范围第15项所述之校正电路,其中上 述校正码系藉由一区间码作为一索引(index),用于 检索上述预设对照表以找出上述校正码,其中上述 区间码系代表上述数位码所在之区间。 19.一种直接转换接收器,包括: 一信号接收器,用以接收一输入信号; 一降频器(down converter),用以对所接收之上述输入 信号进行降频,并且输出一降频信号(down-converted signal); 一带通滤波器,耦接上述降频器之输出端,用以输 出一干扰信号; 一侦测单元,耦接上述滤波单元,用以侦测上述干 扰信号之强度,以得到一干扰信号强度;以及 一校正码产生器,用以根据上述干扰信号强度,产 生一校正码,其中上述校正码回授至上述降频器, 使得上述降频器根据上述校正码进行调整。 20.如申请专利范围第19项所述之直接转换接收器, 其中上述侦测单元系包括一接收信号强度指示( RSSI)之侦测器。 21.如申请专利范围第19项所述之直接转换接收器, 其中上述校正码产生器系包括: 一类比-数位转换器(ADC),用以接收上述之干扰信号 强度,且输出一数位码; 一预设对照表;以及 一数位信号处理单元,耦接上述对照表,输出上述 校正码。 22.如申请专利范围第21项所述之直接转换接收器, 其中上述类比-数位转换器系包括至少一具有磁滞 特性之比较器。 图式简单说明: 第1图所示系为一直接转换接收器之一实施例。 第2A图所示系为接收信号强度指示侦测器之一示 意图。 第2B图所示系为整流器之一电路示意图。 第2C图所示系为加总器之一电路示意图。 第3A图系为校正码产生器之一实施例。 第3B图系为预设对照表之一实施例。 第3C图系为预设对照表之另一实施例。 第4图系为本发明之校正方法之一流程图。 |
