| 发明名称 | 具多个浮置栅及一沟道连接区域的非挥发性存储器 | ||
| 摘要 | 一存储器单元(110)包含多个浮置栅(120L，120R)。沟道区域(170)包含多个次区域(220L，220R)与各自的浮置栅相邻，且包含位于浮置栅间的一连接区域(210)。连接区域具有与源极/漏极区域(160)相同的导电类型，以增加沟道导电性。因此，即使浮置栅间的内栅极介电层(144)变厚，使控制栅极(104)的沟道内电场减弱，浮置栅仍可靠近而放置在一起。 | ||
| 申请公布号 | CN1945837A | 申请公布日期 | 2007.04.11 |
| 申请号 | CN200610101123.X | 申请日期 | 2006.07.04 |
| 申请人 | 茂德科技股份有限公司（新加坡子公司） | 发明人 | 何月松;梁仲伟;金珍浩;伍国玨 |
| 分类号 | H01L27/115(2006.01);H01L29/788(2006.01) | 主分类号 | H01L27/115(2006.01) |
| 代理机构 | 北京市柳沈律师事务所 | 代理人 | 陶凤波;侯宇 |
| 主权项 | 1.一种集成电路，其包括：一包含一第一表面的半导体区，该半导体区于该第一表面包含一非挥发性存储器的二个源极/漏极区域，该二个源极/漏极区域具一第一导电类型，且该二个源极/漏极区域由一位于该半导体区内的沟道区域所分离开；多个导电浮置栅，形成于与该第一表面及该沟道区域相邻的该半导体区上；一导电栅，压在所述浮置栅上；以及一介电层，使该浮置栅与该导电栅及该半导体区相隔离；其中该沟道区域包含：多个沟道次区域，其具一与该第一导电类型相反的第二导电类型，各该沟道次区域与一各自的该浮置栅相邻；以及一具该第一导电类型的连接区域，与该第一表面相邻，该连接区域使所述沟道次区域中的二者互相连接，且状况(A)与状况(B)的至少一者为真：(A)该连接区域于该第一表面的净掺杂浓度较该二个源极/漏极区域的任一为低；(B)该连接区域较该二个源极/漏极区域的任一为浅。 | ||
| 地址 | 新加坡新加坡市 | ||